OP版图设计实验总结

1、 开机后，修改系统时间为当前时间。 2、 启动虚拟机程序

3、 进入虚拟机主界面，选择file——open

4、 找到cadence径向文件

5、 单击如图按钮

6、 进入如下图界面，同时按下ctrl，Alt和回车键，全屏显示，用户名：jcdl或lxb 码：123456

7、 输入用户名和密码，回车后，进入以下界面。

8、 在桌面右键，选择第一个选项open terminal，启动命令行格式

密

9、 cd回车，确保最根目录下，输入icfb回车

10、 启动cadence，选择tools——library manager

11、 进入下图界面

12、 新建一个库。

13、 取名：new，然后点击ok按钮

14、 选择第二项，Attach to a existing techfile，然后点击ok按钮。

上海电力学院

VLSI原理和设计报告

题目： CMOS反向器的版图设计 院系： 电子与信息工程学院 专业： 电子科学与技术 年级： 姓名：学号： 指导老师： 刘伟景

一、 实验目的

1、 2、 3、

熟悉virtuoso editing、LSW设计窗口及操作 熟练掌握设计快捷键的操作

培养CMOS数字集成电路设计中减小芯片面积的设计技巧和方法的能力

4、

认识版图数据文件

二、 实验设备

硬件环境：英特尔I5 PC机、SUN BLADE工作站 软件环境：solaris操作系统、Cadence集成电路设计软件

三、 实验内容

实验一 UNIX上机实验（１）

实验内容及步骤：

1．在主目录/home/student/stu231 或/home/student/stu231创建自己的子目录(姓名全拼)。

注意 ：以后的新建文件和目录全部都在子目录中进行。

2．对根目录进行详细列表并将结果存入自己的子目录下新文件lsl.log中，并用cat命令显示该文件内容，再用file命令查看该文件类型。

3.用cat命令将自己建立的lsl.log文件扩展3次形成一个新

【版图学习笔记】

一．Candence操作 二．DESIGN RULE 三．各器件简述 四．版图技巧 五．布局布线 六．版图流程 七．ELLA的心得

Candence操作 一．进入版图工作环境：

1.进入unit ：Xmanger1.3..9＝》Xbrowser＝》EDA4＝》用户名＝》密码 2． 界面上右键－》tools－》terminal－》 3． 在layout目录输入icfb 登陆Candence

icfb后面加“ & ”的作用是之后可以继续在Shell窗口操作命令 4． 在icfb窗口 tools－》library manager－》选择library，cell，view。

如果是新建，则FILE－》new里面新建。 5．在icfb窗口的tools－》library path 可以加库

二．最常用快捷键： f:全景图

ctrl＋z：放大 shift＋z：缩小

shift＋f：详细版图（非symbol） u：undo

w：上一界面 i：调用器件 q：看属性 r：画矩形

p：固定长度的可折线

l：lable 标注端口、电源、地等。所标识的金属层，用该层TEXT层标识。如，M

实验二 CMOS与非/或非门版图设计

一、实验目的

电路版图实现过程中源、漏共用方法、MOS管串联与并联的尺寸选择方法、L-edit软件的基本设定和集成电路工艺与版图的图层关系。

二、预习要求

1、根据性能和指标要求，明确设计要求和规则要求。 2、掌握L-edit编辑环境，设计与非门的版图

3、掌握t-sipice和w-edit仿真环境，完成版图反相器的仿真 4、掌握lvs环境变量 5、写出预习报告 三、与非门版图的设计方法

1、确定工艺规则。 2、绘制与非门版图。 3、加入工作电源进行分析 4、LVS比较 四、实验内容

完成CMOS与非门版图设计，CMOS与非门的原理图如下，要求在L-edit工具中画出一下电路元件，并且给出输入输出端口以及电源和地线。

画出上述晶体管对应的版图，并且要求画出的版图在电学上，物理几何上，以及功能一致性上正确，版图的设计参考样式如下：

五、版图规则/一致性检查

对所设计的版图进行DRC、ERC规则检查 对所设计的版图进行LVS一致性检查 六、后仿真与改进

对于设计的版图是否能够达到优异的性能，需要通过提取版图上的寄生参数，对含有版图寄生参数的电路进行仿真才能知道，很多时候版图上错误的走线，布图

苏州市职业大学工科类毕业论文(设计)

摘要

静电放电(简写为ESD)是集成电路(简写为IC)在制造、运输、以及使用过程中经常发生并导致IC芯片损坏或失效的重要原因之一。工业调查表明大约有40％的IC失效与ESD/EOS(过强的电应力)有关。因此，为了获得性能更好更可靠的IC芯片，对ESD开展专门研究并找到控制方法是十分必要的。随着芯片尺寸的持续缩小，ESD问题表现得更加突出，已成为新一代集成电路芯片在制造和应用过程中需要重视并着力解决的一个重要问题。

论文论述了CMOS集成电路ESD 保护的必要性，研究了在CMOS电路中ESD 保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD 保护结构的设计要求。

论文所做的研究工作和取得的结果完全基于GGNMOS的器件物理分析，是在器件物理层次上研究ESD问题的有益尝试；相对于电路层次上的分析结果，这里的结果更加准确和可靠，可望为GGNMOS ESD保护器件的设计和制造提供重要参考。

关键词：静电放电(ESD)；接地栅NMOS；保护器件；电源和地

1

苏州市职业大学工科类毕业论文(设计)

Abstract

The electrostatic discharge (ESD) i

沈阳理工大学课程设计

目录

1绪论............................................................................................................................. 2 1.1 设计背景 ............................................................................................................. 2 1.2 设计目标 ............................................................................................................. 2 2与门电路设计............................................................................................................. 3 2.1电路原理 ...............

《集成电路版图设计》实践报告

福州大学物信学院

《集成电路版图设计》 实验报告

姓 名： 席高照 学 号： 111000833 系 别： 物理与信息工程 专 业： 微电子学 年 级： 2010 指导老师： 江浩

1

《集成电路版图设计》实践报告

一、 实验目的

1. 2. 3. 4. 5. 6.

掌握版图设计的基本理论。 掌握版图设计的常用技巧。

掌握定制集成电路的设计方法和流程。

熟悉Cadence Virtuoso Layout Edit软件的应用

学会用Cadence软件设计版图、版图的验证以及后仿真

熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。

二、 实验要求

1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA） 2.所设计的版

1、什么是版图设计？版图设计的依据有那些？

按照电路的要求和一定的工艺参数，设计出元件的图形,并进行排列互连，以设计出一套 供IC制造工艺中使用的光刻掩膜版的图形，称为版图或工艺复合

版图设计依据：一定功能的电路结构；一定的工艺规则；可制造性

2简述采用标准单元技术的集成电路设计流程。

功能定义与说明 设计者或高级综合设计系统 用户设计逻辑图 逻辑图输入单元逻辑符号库 逻辑模拟、时序模拟单元电路功能库 标准单元单元拓扑库布局、布线 设计系统 提取布线寄生参数工艺、电学参数 生成测试向量逻辑模拟、时序模拟 转换拓扑图为掩模版版图单元版图库 生产厂家芯片制造 3比较接触孔（contact）和通孔（via）的异同。

接触孔特指最低层金属孔，用于将最低层金属和多晶硅或者扩散层连接起来。 而通孔则是指允许更高层金属进行相互连接的孔

4什么是版图设计规则？解释?设计规则？采用这种设计规则的优点和缺点？

考虑器件在正常工作条件下，根据实际工艺水平和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给他们的最小值，以防止掩模图形的断裂、连接和一些不

四．版图技巧Z 1．对敏感线的处理

对敏感线来说，至少要做到的是在它的走线过程中尽量没有其他走线和它交叉。因为走线上的信号必然会带来噪声，交错纠缠的走线会影响敏感线的信号。

对于要求比较高的敏感线，则需要做屏蔽。具体的方法是，在它的上下左右都连金属线，这些线接地。比如我用M3做敏感线，则上下用M2和M4重叠一层，左右用M3走，这些线均接地。等于把它像电缆一样包起来。

2．匹配问题的解决

电路中如果需要匹配，则要考虑对称性问题。比如1：8的匹配，则可以做成3×3的矩阵，“1”的放在正中间，“8”的放在四周。这样就是中心对称。如果是2：5的匹配，则可以安排成AABABAA的矩阵。

需要匹配和对称的电路器件，摆放方向必须一致。周围环境尽量一致。

3．噪声问题的处理

噪声问题处理的最常用方法是在器件周围加保护环。

Nmos管子做在衬底上 因此周围的guardring是Pdiff，在版图上是一层PPLUS,上面加一层DIFF，用CONTACT连M1。Pdiff接低电位。

Pmos管子做在NWELL里面 因此周围的GUARDING是Ndiff，在版图上先一层NPLUS，上面加一层DIFF，用CONTACT

目 录

第1章 N/P MOS晶体管的版图设计

教学导航 ................................................................................................................................. 13 情境1 N/P MOS晶体管的版图设计 .................................................................................... 13 1.1 项目创建 .......................................................................................................................... 13

1.1.1 软件环境设置 ....................................................................... 错误！未定义书签。 1.1.2 工艺文件导入 ...............