数字电路答案第四章 时序逻辑电路3

第四章 时序逻辑电路

本章介绍各种触发器的结构组成、工作原理、逻辑功能以及各种特性。触发器是由基本门电路组成的具有反馈连接、且输出状态不仅和输入状态有关，而且和输出原状态有关、具有记忆性的电路。本章还介绍时序逻辑电路的基本概念、组成结构，各种时序电路的分析和设计方法。本章的学习将为深入学习具有特定功能的中规模时序电路奠定良好的基础。

第一节 基本知识、重点与难点

一、基本知识

（一）触发器的基本概念 1. 触发器特点

触发器与组合逻辑电路不同，触发器的输出不仅与输入信号有关，而且还与触发器原来的状态有关。触发器具有记忆功能，是构成时序电路的基本单元电路。触发器具有两个稳定的状态0和1。在不同的输入信号作用下，触发器可以置成0，也可以置成1。当输入信号消失后，触发器能保持其状态不变。

2. 触发器控制信号

触发器的外部控制信号分为三类：

（1）置位信号、复位信号：置位信号和复位信号有高有效或低有效、同步或异步之分。置位信号SD和复位信号RD是低有效的异步信号，当信号有效时，触发器置1或清零，SD和RD不能同时有效。

（2）时钟脉冲信号：时钟脉冲信号为触发器的控制端，决定触发器的状态何时转换。 （3）外部激励信号：外部激励信号在CP脉冲作用下控制

第四章组合逻辑电路

一、

选择题

D

1．下列表达式中不存在竞争冒险的有 。

A.Y=B+AB B.Y=AB+BC C.Y=ABC+AB D.Y=(A+B)A数为 位。

A.5 B.6 C.10 D.50

3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。

A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 。 A.

C.E.

F?BC?AC?AB

2．若在编码器中有50个编码对象，则要求输出二进制代码位

B.F?AC?BC?AB

D.F?BC?AC?AB?BC?AB?AC 变量的取值为 时，将出现冒险

F?AC?BC?AB?AB F?BC?AC?AB?AB

5．函数F?AC?AB?BC，当

现象。

A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0 6．四选一数据选择器的数据输出Y与数据输入Xi和地址码

Ai之间的逻辑表达式为Y= 。

A.A1A0X0?A1A0X1?A1A0X2

第四章组合逻辑电路

一、

选择题

1．下列表达式中不存在竞争冒险的有 。

A.Y=B+AB B.Y=AB+BC C.Y=ABC+AB D.Y=(A+B)AD 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。

A.5 B.6 C.10 D.50

3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。

A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 。 A.F?BC?AC?AB B.F?AC?BC?AB

C.E.

F?AC?BC?AB?AB F?BC?AC?AB?AB F?AC?AB?BC，当

D.F?BC?AC?AB?BC?AB?AC 变量的取值为 时，将出现冒险

5．函数

现象。

A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0 6．四选一数据选择器的数据输出Y与数据输入Xi和地址码

Ai之间的逻辑表达式为Y= 。

A.A1A0X0?A1A0X1?A1A0X2

第四章组合逻辑电路

一、

选择题

1．下列表达式中不存在竞争冒险的有 。

A.Y=B+AB B.Y=AB+BC C.Y=ABC+AB D.Y=(A+B)AD 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。

A.5 B.6 C.10 D.50

3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。

A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 。 A.F?BC?AC?AB B.F?AC?BC?AB

C.E.

F?AC?BC?AB?AB F?BC?AC?AB?AB F?AC?AB?BC，当

D.F?BC?AC?AB?BC?AB?AC 变量的取值为 时，将出现冒险

5．函数

现象。

A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0 6．四选一数据选择器的数据输出Y与数据输入Xi和地址码

Ai之间的逻辑表达式为Y= 。

A.A1A0X0?A1A0X1?A1A0X2

第四章组合逻辑电路

第四章组合逻辑电路 一、选择题

1．下列表达式中不存在竞争冒险的有 。

A.Y=B+AB B.Y=AB+BC C.Y=ABC+AB D.Y=(A+B)AD

2．若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。

A.5 B.6 C.10 D.50

3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。

A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 。

A.F BC AC AB B.F AC BC AB C.F AC BC AB AB

D.F BC AC AB BC AB AC E.F BC AC AB AB 5．函数F AC AB BC，当变量的取值为 时，将出现冒险现象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0

6．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间

的逻辑表达式为Y= 。

A.A1A0X0 A1A0X1 A1A0X2 A1A0X3

第四章组合逻辑电路

第四章组合逻辑电路 一、选择题

1．下列表达式中不存在竞争冒险的有 。

A.Y=B+AB B.Y=AB+BC C.Y=ABC+AB D.Y=(A+B)AD

2．若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。

A.5 B.6 C.10 D.50

3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。

A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 。

A.F BC AC AB B.F AC BC AB C.F AC BC AB AB

D.F BC AC AB BC AB AC E.F BC AC AB AB 5．函数F AC AB BC，当变量的取值为 时，将出现冒险现象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0

6．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间

的逻辑表达式为Y= 。

A.A1A0X0 A1A0X1 A1A0X2 A1A0X3

常州大学,数电课件

3 组合逻辑电路3.1小规模集成电路构成的组合电路 3.2中规模集成电路及其应用 3.3组合逻辑电路中的竞争和冒险

常州大学,数电课件

关于组合逻辑电路组合逻辑电路的一般框图A B C = 1 Z = 1 F1 F2

X1 X2

Xn

组合逻辑电 路

Z1 Z2 Zm

结构特征: 1、输出、输入之间没有反馈延迟通路， 2、不含记忆单元

Zi = f (X1, X2 , …, Xn ) (i=1, 2, …, m)

工作特征: 组合逻辑电路工作特点:在任何时刻，电路的输出状态只 取决于同一时刻的输入状态而与电路原来的状态无关。

常州大学,数电课件

3.1小规模集成电路构成的组合电路

3.1.1 组合逻辑电路分析一. 组合逻辑电路分析 根据已知逻辑电路，经分析确定电路的的逻辑功能。 二. 组合逻辑电路的分析步骤： 1、 由逻辑图写出各输出端的逻辑表达式； 2、 化简和变换逻辑表达式； 3、 列出真值表；

4、 根据真值表或逻辑表达式，经分析最后确定其功能。

常州大学,数电课件

三、组合逻辑电路的分析举例例 试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化 简和变换。

X=AA 1 B 1 & C 1 & & Z &

第四章：组合逻辑电路设计

一、单选题

1：串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。 A 超前，逐位 B 逐位，超前 C逐位，逐位 D超前，超前 2：组合逻辑电路（ ）。

A 一定是用逻辑门构成的 B 一定不是用逻辑门构成的 C 一定是用集成逻辑门构成的 D A与B均可 3：下列消除竞争—冒险的方法中错误的是（ ）。 A 修改逻辑设计 B 引入封锁脉冲 C 加滤波电容 D 以上都不对

4：四位比较器（74LS85）的三个输出信号A〉B，A=B，A

A 高电平 B 低电平 C 高阻 D任意电平

5：已知AB?AC?BC?AB?AC，左式和右式的两个逻辑图分别是X和Y，产生竞争—冒险的是（ ）。

A X B Y C X和Y D 都不是

6：采用四位比较器（74LS85）对两个四位数比较时，最后比较（ ）。 A 最高位 B 最低位 C 次高位 D 次低位

7：在下列逻辑电路中，不是组合逻辑电路的有（ ）。

A 译码器 B

第六章时序逻辑电路

一、选择题

1．同步计数器和异步计数器比较，同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 2．把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.20 3．下列逻辑电路中为时序逻辑电路的是 。

A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4. N个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C.N2 D.2N 5. N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 6．五个D触发器构成环形计数器，其计数长度为 。 A.5 B.10 C.25 D.32

7．同步时序电路和异步时序电路比较，其差异在于后者 。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没

数字逻辑电路

第四部分: 时序逻辑电路

实验十二 触发器及其应用

一、实验目的

1、掌握基本RS、JK、T和D触发器的逻辑功能。 2、掌握集成触发器的功能和使用方法。 3、熟悉触发器之间相互转换的方法。

二、实验原理

触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1. 基本RS触发器

图13-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和保持三种功能。通常称S为置“1”端，因为 S=0时触发器被置“1”；“0”端，因为R=0时触发器被置“0”。当S=R=1R为置时状态保持，当S=R=0时为不定状态，应当避免这种状态。

图12-1 二与非门组成的基