数字电路实验报告译码器

哈尔滨商业大学

计算机与信息工程学院

数字电路综合实验报告设计

题目: 电子时钟

专业班级: 11级电子信息工程 小组成员：李功凌 、卢志锦 指导老师：张晓兰

日期：2012年11月22日~12月11日

目录

1.功能描述；

2.总体设计及工作原理描述； 3.模块设计； 4.实验器材； 5.调试与故障分析； 6.心得体会； 7.参考文献； 8.电路图；

1.功能描述：

电子时钟可以由三个模块构造，一个24进制计时电路、两个60进制计时电路，分别作为时、分、秒三个模块。秒计时60时进位到分，计时，此时要求秒清零且继续计时；分计时60时进位到时，计时，此时要求分清零且继续计时。

74LS192的逻辑功能表 输入 CLR 1 0 0 0

CD4511的逻辑功能表

输入 LE BI LI D X X 0 0 0 0 0 0 X 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 X X 0 0 0 0 0 0 C X X 0 0 0 0 1 1 B X X 0 0 1 1 0 0 A X

哈尔滨商业大学

计算机与信息工程学院

数字电路综合实验报告设计

题目: 电子时钟

专业班级: 11级电子信息工程 小组成员：李功凌 、卢志锦 指导老师：张晓兰

日期：2012年11月22日~12月11日

目录

1.功能描述；

2.总体设计及工作原理描述； 3.模块设计； 4.实验器材； 5.调试与故障分析； 6.心得体会； 7.参考文献； 8.电路图；

1.功能描述：

电子时钟可以由三个模块构造，一个24进制计时电路、两个60进制计时电路，分别作为时、分、秒三个模块。秒计时60时进位到分，计时，此时要求秒清零且继续计时；分计时60时进位到时，计时，此时要求分清零且继续计时。

74LS192的逻辑功能表 输入 CLR 1 0 0 0

CD4511的逻辑功能表

输入 LE BI LI D X X 0 0 0 0 0 0 X 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 X X 0 0 0 0 0 0 C X X 0 0 0 0 1 1 B X X 0 0 1 1 0 0 A X

目录

实验一 四位海明校验码的逻辑设计实验二 十六进制译码计数器的设计 实验三 脉冲分频逻辑电路的设计 实验四 八位数据串入并出逻辑设计 实验五 十六位运算器的逻辑设计 实验六 4Kx8bit存储器的25

2 6 10 16 20 计1

设

实验一 四位海明校验码的逻辑设计

实验目的：

掌握海明校验的编码原理以及设计、调试方法，巩固提高组合逻辑知识，培养实际动手能力。掌握总线的应用方法。掌握总线信息出错时发现错我和纠正错我的原理，掌握奇偶校验的原理，掌握海明校验编码原理以及设计、调试方法。 实验要求：

(1) 设计信息位为 4位的内存的海明校验逻辑电路,在读内存储器时,具有一位出 错报错和纠正一位错误的功能。

(2) 为了难其正确性,在读出信息的通路上,要串入造错用逻辑,位数自定。 (3) 奇偶发生器与海明校难器对同一位用一块奇偶校验集成块 实验原理： 检错和校错

由编码理论，任何一种编码是否具有检测和纠错能力，都与编码的最小距离有关，即任何两组合法代码间最少的二进制位数的差异，L-1=D+C（D>=C）L为编码的最小距离，D表示检测错误的位数；C表示纠正错误的

实验三 译码器和数据选择器

一、 实验目的

1． 熟悉中规模集成译码器电路的原理及功能； 2． 掌握中规模集成译码器的使用方法及功能测试方法； 3． 了解集成译码器的应用。

二、实验预习要求

1． 复习译码器电路工作原理；

2． 预习中规模集成电路译码器74LS138的逻辑功能及使用方法； 3． 仔细阅读实验原理与实验内容，设计相应的电路和数据表格。

三、实验原理

译码器是一个多输入、多输出的组合逻辑电路，其功能是将每个输入的二进制代码译成对应的输出高、低电平的信号，它是编码的反操作。译码器在数字系统中的用途比较广泛，它不仅常用于代码的转换，终端的数字显示，还用于数据分配、脉冲分配、存储器寻址和组合逻辑信号的产生等场合。

常用的译码器电路有二进制译码器、二-十进制译码器、显示译码器等种类，不同的功能需求可选用不同种类的译码器来实现。本实验采用TTL中规模集成译码电路74LS138译码器，其管脚分布图见附录，表实验3.1为其功能真值表。鉴于74LS138有三个附加的控制端G1、G2A、G2B，可利用其片选的作用可以级联扩展译码器的功能，也可以利用其控制功能构成一个完整的数据分配器。

1. 用74LS138实现组合逻辑功能

由于二进制译码器的每一

实验三 译码器和数据选择器

姓名：

学号： 专业：

一、实验目的

1、熟悉并掌握RS、D、JK触发器的构成，工作原理和功能测试方法。 2、学会正确使用触发器集成芯片。

3、了解不同逻辑功能触发器FF相互转换的方法。 二、实验仪器及器材

74LS00 二输入端四“与非”门 1片 74LS74 双D触发器 1片 74LS112 双JK触发器 1片 三、实验内容

1、基本RS触发器（RS—FF）功能测试

两个TTL与非门首尾相接构成的基本RS—FF的电路图如图4.1所示。 （1）、按下面的顺序在Sd、Rd端加信号：

Sd=0 Rd=1 Sd=0 Rd=1 Sd=0 Rd=1 Sd=0 Rd=1

观察并记录FF的Q、Q端的状态，将结果填入表3.1中，并说明在上述各种状态下，FF执行的是什么功能？

表4.1 Sd 0 1 1 1 —

—

——

—

—

—

—

—

—

—

—

—

—

Rd 1 1 0 1 —Q 1 1 0 0 Qd 0 0 1 1 —逻辑功能 置1（置位） 保持（记忆） 置0（复位、清零） 保

实验六 中规模组合逻辑电路的设计

一、实验目的

⑴ 熟悉中规模集成电路的使用

⑵ 掌握用中规模集成电路设计组合逻辑电路的方法

二、实验预习

复习数据选择器和译码器的逻辑功能

三、实验器材

⑴ 直流稳压电源、数字逻辑实验箱

⑵ 74LS00、74LS20、74LS151、74LS138

四、实验内容和步骤

1．路灯控制电路

试用数据选择器设计一个路灯控制电路，要求在四个不同的地方都能独立地开灯和关灯。 解：依据题意列出真值表

画出卡洛图如下

表达式为：

X (ABC)(DDDDDDDD)

2．一位全减器

试用3－8译码器74LS138设计一位全减器。

卡洛图为：

Dn

表达式为：Cn 1 m1 m2 m3 m7 Y1Y2Y3Y7

D m1 m2 m4 m7 Y1Y2Y4Y7

五、思考题

总结使用中规模组合逻辑器件设计逻辑电路的一般方法。 答：

1.分析实验要求，列出实验变量以及真值表，然后画出卡洛图 2.根据卡洛图求出逻辑表达式 3.根据表达式设计电路图 4.根据电路图连接实际电路 5.验证电路的正确性

配套《数字信号处理实验》赵知劲编著《实验五—应用FFT实现信号的频谱分析》

数字信号处理实验

第五次实验

应用FFT实现信号的频谱分析

学 号：高 超 姓 名：12081311 指导老师：黄怡、杨萌 选课时间：周一3-5节 实验时间：2014年11月24日

配套《数字信号处理实验》赵知劲编著《实验五—应用FFT实现信号的频谱分析》

一． 实验目的

（1） 能够熟练掌握快速离散傅里叶变换的原理及应用FFT进行频谱分析的基本方法。 （2） 对离散傅里叶变换的主要性质及FFT在数字信号处理的重要作用有进一步的了解。

二． 基本原理

1. 离散傅里叶变换( )及其主要性质

DFT表示离散信号的离散频谱，DFT的主要性质中有奇偶对称特性、虚实特性等。通过实验可以加深理解。

实序列的DFT具有偶对称的实部和奇对称的虚部， 也即：

= ( )

实序列DFT的这个特性，在本实验中可以通过实指数序列及三角序列看出来。

对于单一频率的三角序列来说，他的DFT谱线也是单一的，这个物理意义可以从实验中得到验证，在理论上可以推到如下：

设

2

=( ) ( )

其DFT为

1

=

=0

2 2 2

问题解析与解题方法

问题分析：

设计一个哈夫曼编码、译码系统。对一个ASCII编码的文本文件中的字符进行哈夫曼编码，生成编码文件；反过来，可将编码文件译码还原为一个文本文件。 （1） 从文件中读入任意一篇英文短文（文件为ASCII编码，扩展名为txt）；

（2） 统计并输出不同字符在文章中出现的频率（空格、换行、标点等也按字符处理）； （3） 根据字符频率构造哈夫曼树，并给出每个字符的哈夫曼编码；

（4） 将文本文件利用哈夫曼树进行编码，存储成压缩文件（编码文件后缀名.huf） （5） 用哈夫曼编码来存储文件，并和输入文本文件大小进行比较，计算文件压缩率； （6） 进行译码，将huf文件译码为ASCII编码的txt文件，与原txt文件进行比较。

根据上述过程可以知道该编码译码器的关键在于字符统计和哈夫曼树的创建以及解码。

哈夫曼树的理论创建过程如下： 一、构成初始集合

对给定的n个权值{W1,W2,W3,...,Wi,...,Wn}构成n棵二叉树的初始集合

F={T1,T2,T3,...,Ti,...,Tn}，其中每棵二叉树Ti中只有一个权值为Wi的根结点，它的左右子树均为空。 二、选取左右子树

在F中选取两棵根结点权值

数字逻辑与CPU 仿真实验报告

姓名： 班级： 学号：

仿真实验

摘要：Multisim是Interactive Image Technologies公司推出的以Windows为基础的仿真工具，具有丰富的仿真分析能力。本次仿真实验便是基于Multisim软件平台对数字逻辑电路的深入研究，包括了对组合逻辑电路、时序逻辑电路中各集成元件的功能仿真与验证、对各电路的功能分析以及自行设计等等。

一、 组合逻辑电路的分析与设计

1、 实验目的

（1） 掌握用逻辑转换器进行逻辑电路分析与设计的方法。 （2） 熟悉数字逻辑功能的显示方法以及单刀双掷开关的应用。 （3） 熟悉字信号发生器、逻辑分析仪的使用方法。 2、 实验内容和步骤

（1） 采用逻辑分析仪进行四舍五入电路的设计

①运行Multisim，新建一个电路文件，保存为四舍五入电路设计。 ②在仪表工具栏中跳出逻辑变换器XLC1。

图1-1 逻辑变换器以及其面板

③双击图标XLC1，其出现面板如图1-1所示

④依次点击输入变量，并分别列出实现四舍五入功能所对应的输出状态（点击输出依次得到0、1、x状态）。

⑤点击右侧不同的按钮，得到输出变量与输入变量之间的函数关系式、简化的表达式、电路图及非门

实验三：3-8译码器的设计

一、实验目的

1、学习Quartus II 7.2软件设计平台。 2、了解EDA的设计过程。

3、通过实例，学习和掌握Quartus II 7.2平台下的文本输入法。

4、学习和掌握3-8译码器的工作和设计原理。 5、初步掌握该实验的软件仿真过程。 二、实验仪器

PC机，操作系统为Windows7/XP，本课程所用系统均为WindowsXP（下同），Quartus II 7.2设计平台。 三、实验步骤

1、创建工程，在File菜单中选择New Project Wizard，弹出对话框

如下图所示

在这个窗口中第一行为工程保存路径，第二行为工程名，第三行为顶层文件实体名，和工程名一样。

2、新建设计文本文件，在file中选择new，出现如下对话框：

选择VHDL File 点击OK。

3、文本输入，在文本中输入如下程序代码：

library ieee;

use ieee.std_logic_1164.all;

entity variable_decoder is port(A:in STD_LOGIC; B:in STD_LOG