减法器真值表

目 录

第1章 概述.................................................................................................................. 1 1.1 EDA技术及其发展 ............................................................................................. 1 1.2 Quartus II 软件介绍 ............................................................................................ 1 第2章 减法器的设计.................................................................................................. 3 2.1半减器的设计 .................................................

桂林电子科技大学

FPGA报告

减法器

学院（系）： 电子信息工程系 专 业： 电子信息工程技术 学 号： 学生姓名： 指导教师：

桂林电子科技大学职业技术学院实训报告

目 录

摘要 ..................................................... 2 1 绪论 .................................................. 4 2 课题背景 ............................................... 4 2.1设计任务与要求 ..................................... 4 2.2设计目的 .......................................... 4 3总体设计方案及硬件介绍 .................................. 4 3.1 XC3S200AN_FT256N主要功能 ...

“离散数学”实验报告

（求给定命题公式的真值表并根据真值表求公式的主范式）

专 业 网络工程 班 级 1202班 学 号 12407442 姓 名 张敏慧

2013.12.14

目录

一.实验目的 ....................................................... 3 二.实验内容???????????????????????????.3

求任意一个命题公式的真值表 .............................................................................. 3

三.实验环境 ....................................................... 3 四. 实验原理和实现过程（算法描述） ............................ 3

1.实验原理 ..................................................................................................

“离散数学”实验报告

（求给定命题公式的真值表并根据真值表求公式的主范式）

专 业 网络工程 班 级 1202班 学 号 12407442 姓 名 张敏慧

2013.12.14

目录

一.实验目的 ....................................................... 3 二.实验内容???????????????????????????.3

求任意一个命题公式的真值表 .............................................................................. 3

三.实验环境 ....................................................... 3 四. 实验原理和实现过程（算法描述） ............................ 3

1.实验原理 ..................................................................................................

逻辑函数真值表生成程序设计报告

一．问题：

设计一个能生成具有13个输入逻辑变量的逻辑函数真值表生成程序。

二．原理：

逻辑函数(logical function)是数字电路（一种开关电路）的特点及描述工具，输入、输出量是高、低电平，可以用二元常量(0，1)来表示，输入量和输出量之间的关系是一种逻辑上的因果关系。仿效普通函数的概念，数字电路可以用逻辑函数的的数学工具来描述。

真值表是表征逻辑事件输入和输出之间全部可能状态的表格。

列出命题公式真假值的表。通常以1表示真，0 表示假。命题公式的取值由组成命题公式的命题变元的取值和命题联结词决定，命题联结词的真值表给出了真假值的算法。

真值表是在逻辑中使用的一类数学表，用来确定一个表达式是否为真或有效。 (表达式可以是论证；就是说，表达式的合取，它的每个结合项(conjunct)都是最后要做的结论的一个前提。)

三．测试结果：

四．附录（代码）： #include #include

#define MAXNUM 100 //栈最大元素个数

#define MAXEXP 30 //允许用户输入的表达式最大字符数 #include \#include \

const c

实验5 用VHDL语言进行多位减法器的设计

一、实验目的

学习在QuartusⅡ下用VHDL语言设计复杂组合电路与功能仿真的方法。 二、实验仪器设备 1、PC机一台 2、QuartusⅡ。 三、实验要求

1、预习教材中的相关内容，编写出多位减法器的VHDL源程序。

2、用VHDL语言输入方式完成电路设计，编译、仿真后，在试验箱上实现。 四、实验内容及参考实验步骤

1、用VHDL语言设计一个半减器。并进行编译仿真。

2、在半减器的基础上，利用元件例化语句，设计一个一位的全减器，并编译仿真。

3、在一位全减器的基础上，利用元件例化语句，设计一个8位的全减器，并编译仿真。 五、实验报告

1、根据实验过程写出试验报告 2、总结用VHDL语言的设计流程 1、总结复杂组合电路的设计方法。 附录

1、半减器程序 library ieee;

use ieee.std_logic_1164.all;

entity h_suber is port(x,y:in std_logic;

diff,s_out:out std_logic); end entity h_suber;

architecture bhv of h_suber is begin

<熟悉QuartusII和Verilog HDL数字逻辑电路设计基础环境>

实验报告

学生姓名：班级学号：指导老师：

38033 9

<实验报告内容>

一、实验名称：

1.进一步学习quartusII的基本功能和使用方法，完成四位减法器原理图输入和文本输入、编译校验及功能仿真

2.进一步学习quartusII的基本功能和使用方法，完成

y?f(a,b,c)?!((a&b)|c)所对应逻辑电路设计及功能仿真。

二、实验学时：4学时

三、实验目的：熟悉Quartus II基本功能和使用方法，掌握原理图输入、文本输入的步骤。

四、实验内容：

完成四位减法器原理图输入和文本输入、编译校验及功能仿真 ；完成

y?f(a,b,c)?!((a&b)|c)所对应逻辑电路设计及功能仿真。

五、实验原理：数字逻辑电路中各种门电路的功能和使用方法及quartusII的运用。

六、实验步骤：

1）原理图输入方法：通过本部分重点学习元器件的放置、连线、电源、地的表示，标号的使用，输入、输出的设置，以及各种元件库的使用等。

①创建文件② 创建元器件③ 设置输入输出④

离散逻辑学实验

班级：10电信实验班 学号：Q10600132 姓名：王彬彬 一、实验目的

熟悉掌握命题逻辑中的联接词、真值表、主范式等，进一步能用它们来解决实际问题。

二、实验内容

1. 从键盘输入两个命题变元P和Q的真值，求它们的合取、析取、条件和双条件的真值。（A）

2. 求任意一个命题公式的真值表（B，并根据真值表求主范式（C））

三、实验环境

C或C＋＋语言编程环境实现。

四、实验原理和实现过程（算法描述）

1.实验原理

（1）合取：二元命题联结词。将两个命题P、Q联结起来，构成一个新的命题P∧Q, 读作P、Q的合取, 也可读作P与Q。这个新命题的真值与构成它的命题P、Q的真值间的关系为只有当两个命题变项P = T, Q = T时方可P∧Q =T, 而P、Q只要有一为F则P∧Q = F。这样看来，P∧Q可用来表示日常用语P与Q, 或P并且Q。

（2）析取：二元命题联结词。将两个命题P、Q联结起来，构成一个新的命题P∨Q, 读作P、Q的析取, 也可读作P或Q。这个新命题的真值与构成它的命题P、Q的真值间的关系为只有当两个命题变项P = F, Q = F时方可P∨Q =F, 而P、Q只要有一为T则P∨Q = T。这样看来，P∨Q可用

离散数学实验报告

专业班级：12级计算机本部一班 姓名：鲍佳珍 学号： 201212201401016 实验成绩： 1．【实验题目】

命题逻辑实验三

2．【实验目的】

加深对五个基本联结词（否定、合取、析取、条件、双条件）的理解、掌握利用基本等价公式化简公式的方法。

3．【实验内容】

用化简命题逻辑公式的方法设计一个表决开关电路。

4、【实验要求】

C或C＋＋语言编程实现

5. 【算法描述】

（1）写出5人表决开关电路真值表，从真值表得出5人表决开关电路的主合取

公式（或主析取公式），将公式化简成尽可能含五个基本联结词最少的等价公式。 （2）上面公式中的每一个联结词是一个开关元件，将它们定义成C语言中的函数。

（3）输入5人表决值（同意为1，不同意为0），调用上面定义的函数，将5人表决开关电路真值表的等价公式写成一个函数表达式。

（4）输出函数表达式的结果，如果是1，则表明表决通过，否则表决不通过。

6. 【源程序（带注释）】 #include

int show(int a,int b,int c,int d,int e);//声明一个函数 int main() {

int a,b,c,d,e;

in

实 验 报 告

2011年--------2012年 第2学期

课 程： 数字电子技术 专业班级： 电子1132 姓 名： 王依鹏 学 号： 2011705210 成 绩： 指导教师： 毕万新

大连工业大学职业技术学院机电工程系

非门 A B 0 1 1 0

或非门 A B C 0 0 1 0 1 0 1 0 0 1 1 0

或门 A B C 0 0 0 0 1 1 1 0 1 1 1 1

三态门（图一）