数字逻辑电路课程设计题目

数字逻辑电路实验报告

姓名： 班级： 学号：

指导老师：耿霞 学校：江苏大学

1

目录

一、实验目的???????????????????????3 二、设计要求??????????????????????3 三、具体设计思路????????????????????3

1. 24进制计数器的设计????????????????????4 2. 60进制计数器的设计????????????????????5 3. 二路选择器的设计??????????????????????6 4. 分频器的设计????????????????????????6 5. 动态扫描的涉及???????????????????????7 6. 整点报时功能的设计?????????????????????8 7. 选择显示与闹钟设置的设计??????????????????9

四、顶层图????????????????????????10 五、各个模块???????????????????????11

1. 计时模块?????????????????????????11 2. 整点报时与闹钟模块????????????????????11

六、设计总结?

江苏大学

数字逻辑课程设计

___________

多功能数字钟

专业：软件1001

学号：3100608024

姓名：张同学

2012年1月11日

一、设计目的

1、学会应用数字系统方法进行电路设计； 2、进一步提高MaxplusⅡ软件开发应用能力； 3、培养综合实验的能力；

二、设计要求

1、能进行正常的记时、记分、记秒 2、实现校时、校分以及秒清0的功能 3、实现整点报时的功能 4、实现时间的正常显示 5、闹时功能的实现

三、具体设计思路

1、利用按键实现“校时”、 “校分”和“秒清0”功能。

（1）SA：校时键。按下SA键时，时计数器迅速递增，按24小时循环，并且计满23时回到00。

（2）SB：校分键。按下SB键时，分计数器迅速递增，按60小时循环，并且计满59时回到00，但不向时进位。

（3）SC：秒清零。按下SC时，秒计数器清零。 要求按键均不产生数字跳变，因此须对“SA”、“

《数字逻辑电路》 课程设计指导书

一、课程设计的目的

1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；

2、培养勤奋认真、分析故障和解决问题的能力。 二、设计名称：设计一个一位十进制加减法器

三、设计要求

1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。 2、用一个开关控制加减法器的开关状态。 3、要求在数码显示管上显示结果。

四、设计过程

1、收集相关资料，完成相关电路的设计图，正确选用适合设计内容的集成电路、器件和器材，并列出“领料清单”；

2、利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。

五、设计细则

严格按照电路设计的步骤，实现其设计基本内容和功能，利用虚拟软件进行仿真，电路运行稳定、可靠；描述实验现象，实验过程中出现的问题及解决方案。

六、说明

课程设计任务书

姓 名 课程名称 范玉清 学 号 09261030 课程性质 班 级 09计11 数字逻辑电路 专业必修课 设计时间 设计名称 2010 年 12月27日——2011年01月07日 设计一个一位十进制加减法器 1、0-9十个字符和“+”“-”分别对应

数字逻辑 组合逻辑电路设计.ppt

5.2

组合逻辑电路设计

5.2.1 组合逻辑电路的设计 组合逻辑电路设计主要是将客户的具 体设计要求用逻辑的函数加以描述，再用 具体的电路加以实现的过程。

数字逻辑 组合逻辑电路设计.ppt

组合逻辑电路设计步骤步骤：(1)将文字描述的逻辑命题变换为真值表。 这一步非常重要，要仔细分析设计要求， 作出输入、输出变量的逻辑规定，根据给 出的条件，列出满足逻辑要求的真值表。 (2)写出逻辑函数并进行化简，化简的形 式则是根据所选用的逻辑门来决定； (3)根据化简结果和所选定的门电路，画 出逻辑电路图。 (4)最后一步进行实物安装调试，这是最终 验证设计是否正确的手段。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求设A、B、C分别代表参 加表决的变量； F为表决结果。

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变

数字逻辑 组合逻辑电路设计.ppt

5.2

组合逻辑电路设计

5.2.1 组合逻辑电路的设计 组合逻辑电路设计主要是将客户的具 体设计要求用逻辑的函数加以描述，再用 具体的电路加以实现的过程。

数字逻辑 组合逻辑电路设计.ppt

组合逻辑电路设计步骤步骤：(1)将文字描述的逻辑命题变换为真值表。 这一步非常重要，要仔细分析设计要求， 作出输入、输出变量的逻辑规定，根据给 出的条件，列出满足逻辑要求的真值表。 (2)写出逻辑函数并进行化简，化简的形 式则是根据所选用的逻辑门来决定； (3)根据化简结果和所选定的门电路，画 出逻辑电路图。 (4)最后一步进行实物安装调试，这是最终 验证设计是否正确的手段。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求设A、B、C分别代表参 加表决的变量； F为表决结果。

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变

组合逻辑电路综合设计题目

1、实验室有D1、D2两个故障指示灯，用来表示三台设备的工作情况，当只有一台设备有故障时D1灯亮；若有两台设备发生故障时，D2灯亮；若三台设备都有故障时，则D1、D2灯都亮，设计故障显示逻辑电路。

2、设计一个二进制的二位数A1A2和B1B2的比较器，当输入不一样时，输出为0。 3、设计一个3位的奇偶校验器，即3位数中有奇数个1时，输出为0，否则输出为1。 4、有A、B、C、D四台电机，要求A动B必动，C、D不能同时动，否则报警。试设计一个满足上述要求的逻辑电路。

5、某学期开设4门课程，各科合格成绩分别为1分、2分、3分、4分，不合格成绩为0分，要求4门总成绩要达到7分方可结业，设计其判别电路。

6、设ABCD是一个8421BCD码的四位，若此码表示数值x，符合4＜x≤9时，则输出为1，否则为0，设计该逻辑电路。

7、举重比赛有A、B、C三个裁判和一个总裁判D，当D同意时，运动员可得两票，而A、B、C有一个人同意通过时，可得一票，总票数为5，获得3票或以上为举重成功。设计裁判表决电路。

8、已知由三个地方控制一个电灯（如下图所示），A、C是单刀双投开关，B是双刀（联动）双投开关，设灯亮为1，开关上投为1。设计该控

桂林电子科技大学成教院试卷

数字逻辑电路（一）

一选择题

1．与晶体三极管相比，MOS管具有的特点是 。

a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件； e.极间电容影响小

2．是组合逻辑电路的有 ；可组成时序逻辑电路的有 。 a. 译码器电路；b. T触发器电路；c. 数据选择器； d. J，K触发器电路电路

3． 可以用来代表A/D转换器分辨率的是 。

a. 转换时间；b. 转换精度；c. 转换器的位数； d. 逐次逼近型还是双积分型转化器 4．TTL集成电路采用的是 控制，其功率损耗比较大；而MOS集成电路采用的是

a 控制，其功率损耗比较小。

a. 电压； b.电流； c. 灌电流； d. 拉电流

5. 欲将二进制代码翻译成输出信号选用 ，欲将输入信号编成二进制代码选

用 ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 ，欲实现两个相同位二进制数和低位进位数的相加运算选用 。 a. 编码器； b. 译码器； c. 多路选择器；d. 数值比较器； e. 加

贵州大学明德学院课程设计报告

课程名称： 同步时序电路设计

系 部： 机械与电气工程系

专业班级： 电信081班

小组成员： 宋亚雄、彭涛、毛晓龙

指导教师： 吴锐老师

完成时间： 2010年 1月 9日

报告成绩： 评阅教师 日期

1

目 录

一、设计要求 ........................................................................................3

二、设计的作用、目的 ........................................................................3

三、设计的具体实现 ............................................................................4

1、系统概述 .......................

电 子 科 技 大 学

UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA

实验题目：

学生姓名：

指导老师：

数字逻辑设计

实验报告

电子秒表

一、实验内容

利用FPGA设计一个电子秒表，计时范围00.00 ~ 99.00秒，最多连续记录3个成绩，由两键控制。

二、实验要求

1、实现计时功能：

域值范围为00.00 ~ 99.00秒，分辨率0.01秒，在数码管上显示。 2、两键控制与三次记录：

1键实现“开始”、“记录”等功能，2键实现“显示”、“重置”等功能。 系统上电复位后，按下1键“开始”后，开始计时，记录的时间一直显示在数码管上；按下1键“记录第一次”，次按1键“记录第二次”，再按1键“记录第三次”，分别记录三次时间。

其后按下2键“显示第一次”，次按2键“显示第二次”，再按2键“显示第三次”，数码管上分别显示此前三次记录的时间；显示完成后，按2键“重置”，所有数据清零，此时再按1键“开始”重复上述计时功能。 三、设计思路 1、整体设计思路

先对按键进行去抖操作，以正确的得到按键信息。

同时将按键

电 子 科 技 大 学

UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA

实验题目：

学生姓名：

指导老师：

数字逻辑设计

实验报告

电子秒表

一、实验内容

利用FPGA设计一个电子秒表，计时范围00.00 ~ 99.00秒，最多连续记录3个成绩，由两键控制。

二、实验要求

1、实现计时功能：

域值范围为00.00 ~ 99.00秒，分辨率0.01秒，在数码管上显示。 2、两键控制与三次记录：

1键实现“开始”、“记录”等功能，2键实现“显示”、“重置”等功能。 系统上电复位后，按下1键“开始”后，开始计时，记录的时间一直显示在数码管上；按下1键“记录第一次”，次按1键“记录第二次”，再按1键“记录第三次”，分别记录三次时间。

其后按下2键“显示第一次”，次按2键“显示第二次”，再按2键“显示第三次”，数码管上分别显示此前三次记录的时间；显示完成后，按2键“重置”，所有数据清零，此时再按1键“开始”重复上述计时功能。 三、设计思路 1、整体设计思路

先对按键进行去抖操作，以正确的得到按键信息。

同时将按键