数电实验总结

实验一 门电路

一、实验目的

1. 掌握常见TTL集成门电路逻辑功能。 2. 掌握各种门电路的逻辑符号。

3. 了解集成电路的外引线排列及其使用方法。

二、实验原理

集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。目前已有门类齐全的集成门电路，例如“与门”，“或门”，“非门”，“与非门”等。虽然，中、大规模集成电路相继问世，但组成某一系统时，仍少不了各种门电路。因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。

TTL门电路

TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对学生实验论证，选用TTL电路比较合适。因此，本书大多采用74LS（或74）系列TTL集成电路。它的工作电源电压为5V正负0.5V。逻辑高电平1时>2.4V,低电平0时<0.4V。

图3-2-1为2输入“与门”，2输入“或门”，2输入4输入“与非门”和反相器的逻辑符号图。它们的型号分别是74LS08 2输入端四“与门”，74LS32 2输入端四“或门”，74LS00 2输入端四“与非门”，74LS20 4输入二“与非门”和74LS04 六反相器（反相器即“非门”

实验一 门电路

一、实验目的

1. 掌握常见TTL集成门电路逻辑功能。 2. 掌握各种门电路的逻辑符号。

3. 了解集成电路的外引线排列及其使用方法。

二、实验原理

集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。目前已有门类齐全的集成门电路，例如“与门”，“或门”，“非门”，“与非门”等。虽然，中、大规模集成电路相继问世，但组成某一系统时，仍少不了各种门电路。因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。

TTL门电路

TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对学生实验论证，选用TTL电路比较合适。因此，本书大多采用74LS（或74）系列TTL集成电路。它的工作电源电压为5V正负0.5V。逻辑高电平1时>2.4V,低电平0时<0.4V。

图3-2-1为2输入“与门”，2输入“或门”，2输入4输入“与非门”和反相器的逻辑符号图。它们的型号分别是74LS08 2输入端四“与门”，74LS32 2输入端四“或门”，74LS00 2输入端四“与非门”，74LS20 4输入二“与非门”和74LS04 六反相器（反相器即“非门”

一．实验目的

1.熟悉晶体管整流电路。

2.了解单相桥式整流滤波电路工作原理及各元器件所起的作用。

3.测试单相桥式整流、滤波、稳压电路各部分的输入和输出数值及波形。 4.掌握三端集成稳压器的应用电路。

二．设计内容

1）单相全波整流电路的测试

按如图所示的原理图接好电路，函数发生器产生幅值为9v，频率为1k赫兹的正弦波。单击仿真键进行仿真。用示波器观测单相全波整流时整流电路的输出波形，并用万用表的直流电压档测量出电压。记录表中。

单相全波整流电路原理图

其输出电压平均值的理论值为

Vo= VL=1/π∫√2vsinwtd(wt)=1/π∫√2vsin（2πft）*fdt=8.1v

2）整流滤波电路测试

按如图所示的原理图接好电路，函数发生器产生幅值为9v，频率为1k赫兹的正弦波。单击仿真键进行仿真。用示波器观测整流滤波电路的输出波形，并用万用表的直流电压档测量出电压。记录表中。

整流滤波电路测试原理图

电路中增加一个电容起到了滤波的作用。实验中为了得到比较平值的输出直流电压，C应该取得大一些，一般在几十微法到几千微法，而且要求RL也应取得大一些。一般要求

RLC>=（3—5）T/2

T为交流电源电压的周期‘

3）三端集成稳

数字逻辑电路 课内仿真实验

第六章 QuartusII原理图设计初步

一、实验目的：初步了解学习使用Quartus||软件进行电路自动化设计。 二、实验仪器：Quartus||软件。 三、实验内容：

6-1 用Quartus||库中的宏功能模块74138和与非门实现指定逻辑函数

按照6.3节和6.4节的流程，使用Quartus||完整图6-2电路的设计，包括：创建工程，在原理图编辑窗中绘制此电路，全程编译，对设计进行时序仿真，根据仿真波形说明此电路的功能，引脚锁定编译，编程下载于FPGA中进行硬件测试。最后完成实验报告。 1、原理图

2、波形设置

3、仿真波形

6-2 用两片7485设计一个8位比较器

用两片4位二进制数值比较器7485串联扩展为8位比较器，使用Quartus||完成全部设计和测试，包括创建工程、编辑电路图、全程编译、时序仿真及说明此电路的功能、引脚锁定、编程下载，进行硬件测试。最后完成实验报告。

1、 原理图

2、 波形设置

3、 波形仿真

6-3 设计8位串行进位加法器

首先根据图4-33，用半加器设计一个全加器元件，然后根据图4-34，在顶层设计中用8个1位全加器构成8位串行进位加法器。给出时序仿真波形并说明之，引脚锁

数字电子技术实验讲义 目录

目 录

前言………………………………………………………………………….….………I 目录…………………………………………………………………………….………II 实验一 KHD-2型数字电路实验装置的使用和集成门电路逻辑功能的测试…….1 实验二 用与非门构成逻辑电路……………………………………………..…..……7 实验四 译码器和数据选择器的使用……………………………………………..…13 实验五 译码器和数据选择器的应用……………………………………………..…23 实验六 触发器及其应用……………………………………………..…………..…..30 实验七 计数器及其应用………..…………..…………..…………..…………..……38 实验八 时序逻辑电路的设计………..…………..…………..…………..…………..46

-II-

数字电子技术实验讲义 实验一

实验一 KHD-2型数字电路实

7. 根据集成电路功能可以将集成电路分为三类，它们是 、 和 。

8. 以下芯片是实现什么功能的芯片，74LS04___________，74LS10___________ , 74LS147__________，74LS164___________。

9. 如何判断实验箱上的数码管的好坏？简述测试方法。

15. 目前成熟的集成逻辑技术主要有 、 和 三种。 17. 一般情况集成芯片管脚是如何排列的？怎样辨认。

18. TTL集成芯片的工作电压是_________伏，CMOS集成芯片的工作电压是_________伏。 26. 为什么一个与非门的扇出系数仅由输出低电平时的扇出系数决定？

27. 为什么TTL与非门输入端悬空相当于接高电平？实际电路中，闲置管脚应如何处理？ 28. TTL与非门的输出端能否并联使用？为什么？ 29. CMOS与非门闲置输入端应如何处理？

30. TTL器件与CMOS器件有何不同？在什么场合适合选用CMOS器件？ 31. 总线传输时是否可以同时接有OC门和三态门 ？

32. 三态逻辑门输出端是否可

实验一 晶体管开关特性、限幅器与钳位器

一、实验目的

1、观察晶体二极管、三极管的开关特性，了解外电路参数变化对晶体管开关特性的影响。

2、掌握限幅器和钳位器的基本工作原理。

二、实验原理

1、晶体二极管的开关特性

由于晶体二极管具有单向导电性，故其开关特性表现在正向导通与反向截止两种不同状态的转换过程。

如图1－1电路，输入端施加一方波激励信号vi，由于二极管结电容的存在，因而有充电、放电和存贮电荷的建立与消散的过程。因此当加在二极管上的电压突然由正向偏置(+V1)变为反向偏置(-V2)时，二极管并不立即截止，而是出现一个较大的反向电流?V2，并维持R一段时间ts（称为存贮时间）后，电流才开始减小，再经tf（称为下降时间）后，反向电流才等于静态特性上的反向电流I0，将trr＝ts＋tf叫做反向恢复时间，trr与二极管的结构有关，PN 结面积小，结电容小，存贮电荷就少，ts就短，同时也与正向导通电流和反向电流有关。

当管子选定后，减小正向导通电流和增大反向驱动电流，可加速电路的转换过程。

图 1－1 晶体二极管的开关特性 图1－2 晶极三极管的开关

数字电子技术基础实验

实验一 逻辑门电路功能及参数的测试 ................................................... 3

1.1 实验目的.................................................................... 3 1.2 实验设备 ..................................................................... 3 1.3 基础知识要点及参考电路 ....................................................... 3 1.4 实验内容及要求 ............................................................... 4 1.5 实验报告要求 ................................................................. 5 实验二 组合逻辑电路分析—全加器和加法器 ..................................

组合逻辑电路实验1

1. 设计要求

1）设计新的多路选择器（三选一、五选一等等），并在开发板上验证 2）查看74LS138的Datasheet，用Verilog语言设计一个3-8译码器。用三个逻辑开关作为输入，8个LED灯作为输出，验证所设计的3-8译码器的逻辑功能。

2. 设计硬件原理图 1）画原理图 a b 三选一MUX y A2 74LS138 A1 Y0 Y1 Y2 Y3 Y4 Y5 A2 Y6 Y7 c

2）确定信号和FPGA引脚关系

三选一多路选择器

NET\ NET\NET\NET\NET\NET\

3-8译码器 NET\NET\NET\NET\NET\ NET\NET\NET\NET\NET\NET\

3. 实验方法和步骤 1）输入Verilog程序

①三选一多路选择器： module MUX( input a, input b, input c, input s1, input s2, output y );

assign y=(a&(~s1)&(~s2))|(b&(

湘 潭 大 学 实 验 报 告

课程名称 数学逻辑与数字电路 实验名称 时序电路实验 ——计数器和移位寄存器 _ 页数 6 专业 计算机科学与技术 班级_ 二班_ 学号 2014551442 姓名 肖尧 实验日期_ 2016/5/14_

一、实验目的

1.验证同步十六位计数器的功能。

2.设计一个8位双向移位寄存器，理解移位寄存器的工作原理，掌握串入/并出端口控制的描述方法。

3.进一步熟悉Quartus II的Verilog HDL文本设计流程，掌握组合电路的设计仿真和硬件测试。

4.初步掌握Quartus II基于LPM宏模块的设计流程与方法，并由此引出基于LPM模块的许多其他实用数学系统的自动设计技术。 二、实验要求

1.用 Quartus II的Verilog HDL进行计数器的设计与仿真 2.用LPM宏模块设计计数器。

3.用Quartus II的Verilog HDL进行8位双向移位寄存器设计 4.在实验系统上进行硬件测试，验证这两个设计的功能。 5.写出实验报告。 三、实验原理

计数器能记忆脉冲的个数，主要用于定