数字逻辑设计是数电吗

一、选择题（每空1.5分共21分）

1、十进制数55的等值二进制数是 C 。

A、 (001101)2 B、(110101)2 C、(110111)2 D、(111010)2 2、二进制数(10111011)2的等值十进制数是 D 。

A、 157 B、 127 C、 155 D、 187

3、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是 。

A、 与门 B、异或门 C、 或非门 D、 同或门

ABY波形图（题3）

4、欲使JK触发器按Q*?Q?工作，可使JK触发器的输入端 。

A、J=K=1 B、J=0,K=0 C、J=0,K=1 D、J=1,K=0 5、十六选一数据选择器，其控制输入端有 个。

A、.2 B、3 C、4 D、8

6、8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。

A、1 B、2 C、4 D、8

7、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，

2003数字逻辑考题

一 填空题 （每空1分，共15分） 1 [19]10=[ 11010 ]Gray （假设字长为5bit）

2 若X=+1010，则[X]原=（ 00001010 ），[-X]补=（ 11110110 ），（假设字长为8bit） 3 [26.125]10=[ 1A.2 ]16=[ 00100110.000100100101 ]8421BCD 4 65进制的同步计数器至少有( 7 )个计数输出端。

5 用移位寄存器产生11101000序列，至少需要( 3 )个触发器。

6 要使JK触发器按Q*?Q'工作，则JK触发器的激励方程应写为(1,1 )；如果用D触发器实现这一转换关系，则D触发器的激励方程应写为( Q )。

7 在最简状态分配中，若状态数为n，则所需的最小状态变量数应为（[log2n] ）。

8 有n个逻辑变量A，B，C….W，若这n个变量中含1的个数为奇数个，则这n个变量相异或的结果应为（ 1 ）。

9 一个256x4bit的ROM最多能实现（ 4 ）个（ 8 ）输入的组合逻辑函数。 10 一个EPRO

数字电路与逻辑设计实验报告

学 院： 班 级： 姓 名： 学 号：

日 期：

一． 实验名称：

实验一：QuartusII 原理图输入法设计与实现

实验二：用 VHDL 设计与实现组合逻辑电路 实验三：用 VHDL 设计与实现时序逻辑电路 实验四：用 VHDL 设计与实现数码管动态扫描控制器

二． 实验所用器件及仪器：

1.计算机 2.直流稳压电源

3.数字系统与逻辑设计实验开发板

三． 实验要求：

实验一：

（1） 用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图

形模块单元。 （2） 用（1）实现的半加器和逻辑门设计实现一个全加器，仿真并验证其功能，

并下载到实验板上测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。 （3） 用3—8线译码器和逻辑门设计实现函数F=/C/B/A+/CB/A+C/B/A+CBA,仿

真验证其功能并下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。

注：实验时将三个元器件放在一个new block diagram中实现。

实验二：

（1） 用VH

《数字电路与逻辑设计》试题3

参考答案

一. 填空题(10)

1． 一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就

是将输出端置成 1 电平，复位就是将输出端置成 0 电平。

2． 我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的 与或 表达式，也

可表示为逻辑函数的 或与 表达式。

3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 计数 器，当对周期性的规则脉冲计数时，称为 定时 器。

4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值

为 33H 。

5．在5V供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范

围称为 高电平噪声 容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为 低电平噪声 容限。 二. 选择题(10)

1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b

结构，否则会产生数据冲突。

a. 集电极开路；

——均是精品资料,值得下载!下的越多,我越开心了。哈哈

课程代码：00831730

数字逻辑设计 Digital Logic Design佟冬 Microprocessor R&D Center tongdong@/courses/digital/2004fall1

——均是精品资料,值得下载!下的越多,我越开心了。哈哈

欢迎进入数字世界！

数字逻辑设计——绪论

——均是精品资料,值得下载!下的越多,我越开心了。哈哈

课程介绍课程名称：数字逻辑设计课程类型：本科生必修课学生专业：计算机和微电子学时与学分：48学时/16周，3学分主讲教师：佟冬办公室地址：理科楼群1# 1818房间电话：62765828/9-802

预备知识：数学，物理，逻辑数字逻辑设计——绪论3

——均是精品资料,值得下载!下的越多,我越开心了。哈哈

授课方式授课时间周一(双周) 8:00-9:50(电教112 )周四(单双周)10:10-12:00(电教112)

课程网址/courses/digital/2004fall

答疑时间E-mail答疑平时答疑：和助教联系具体的时间考试答疑数字逻辑设计——绪论4

——均是精品资料,值得下载!下的越多,我越开心了。哈哈

教材和参考书教材Digital

… …………………… _____________ 电子科技大学网络教育考卷（C卷）

(20 年至20 学年度第 学期)

考试时间 年 月 日(120分钟) 课程 数字逻辑设计及应用（本科） 教师签名_____

③．AB?AC ④．AB?AC?BD

3、已知门电路的电平参数如下：VOH?3.2V，VOL?0.25V，VIH?3.0V，VIL?0.3V，请问其低电平的噪声////__ __… 心…中…学 教… _…_ __…__线__… __…_ __… __…__…_ 学号……__…__…__…__…__封__…__… __…号 班… … … __…__…_ __…__…__…__…__…__…_称…名密业… 专… _… ___… __… ___…__… __…__…__…_名…姓…………大题号 一 二 三 四 五 六 七 八 九 十 合 计 得 分 一、填空题(每空1分，共20分)

1、10111012= 135 8= 5D 16= 1110011 格雷码

2、FF16= 255 10

数字逻辑设计及应用

时钟同步状态机设计

7.4 时钟同步状态机设计 根据命题构造状态/输出表

状态化简(状态最小化) 状态编码(选择状态变量)

建立转移/输出表，得到状态和输出方程 选择触发器作为状态存储器 构造激励表，得到激励方程 画逻辑电路图

同步时钟状态机设计举例 设计入门：两个简单的例子 设计一个3位二进制模8计数器 设计一个110序列检测器

状态表设计举例 例一(P408);例二(P419);例三(P421)

状态图设计(雷鸟车尾灯 猜谜游戏 3

)

设计一个3位二进制模8计数器1、逻辑抽象，得到状态图(表)对时钟信号计数，可不用输入 000 S0/0 —— Moore机 取进位信号为输出变量 需要8个有效状态 111 S7/1 110 S6/0 101 S5/0 S1/0 001

S2/0 010S3/0 011 S4/0 100

2、状态编码取自然二进制数 000~111 作为 S0 ~ S7 的编码

3、构造转移/输出表，求取 状态转移方程 和 输出方程Q2 Q1 Q0 Q2*Q1*Q0* C S0 S1 S2 S3 S4 S5 S6 S7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1

浙江大学城市学院实验报告

课程名称 数字逻辑设计实验

实验项目名称 实验六 编码器及其应用

学生姓名 专业班级 学号 实验成绩 指导老师（签名 ） 日期

注意：

? 务请保存好各自的源代码，已备后用。

? 完成本实验后,将实验项目文件和实验报告，压缩为rar文件，上传ftp。如没有个人

文件夹，请按学号_姓名格式建立。

ftp://wujzupload:123456@10.66.28.222:2007/upload

? 文件名为：学号_日期_实验XX，如31101001_20120905_实验01

一. 实验目的和要求

1. 掌握一种门电路组成编码器的方法。

2. 掌握8 -3线优先编码器74LS148，10 -4线优先编码器74LS147的功能。 3. 学会使用两片8 -3线编码器组成16 -4线编码器。。 二. 实验内容、原理及实验结果与分析 1、使用基本门电路，设计4-2编码器 【

系别 班次 学号 姓名 .

???密???封???线???以???内???答???题???无???效??

一、填空题(每空1分，共20分)

1、请完成如下的进制转换：22.7510= 10110.11 2= 26.6 8= 16.C 16；

2、F6.A16= 246.625 10= 0010 0100 0110.0110 0010 0101 8421BCD= 0101 0111 1001.1001 0101 1000

余3码

3、-9910的8位（包括符号位）二进制原码是 11100011 ，8位二进制反码是 10011100 ，8位二进制补码是 10011101 ； 4、请问逻辑F=A/B+(CD)/+BE/的反函数F/=

B/CD?ACDE ；

F/?(A/B?(CD)/?BE/)/?(A?B/)?CD?(B/?E)解：

?AB/CD?B/CD?ACDE?B/CDE?B/CD?ACD

数字逻辑设计及应用

时钟同步状态机设计

7.4 时钟同步状态机设计 根据命题构造状态/输出表

状态化简(状态最小化) 状态编码(选择状态变量)

建立转移/输出表，得到状态和输出方程 选择触发器作为状态存储器 构造激励表，得到激励方程 画逻辑电路图

同步时钟状态机设计举例 设计入门：两个简单的例子 设计一个3位二进制模8计数器 设计一个110序列检测器

状态表设计举例 例一(P408);例二(P419);例三(P421)

状态图设计(雷鸟车尾灯 猜谜游戏 3

)

设计一个3位二进制模8计数器1、逻辑抽象，得到状态图(表)对时钟信号计数，可不用输入 000 S0/0 —— Moore机 取进位信号为输出变量 需要8个有效状态 111 S7/1 110 S6/0 101 S5/0 S1/0 001

S2/0 010S3/0 011 S4/0 100

2、状态编码取自然二进制数 000~111 作为 S0 ~ S7 的编码

3、构造转移/输出表，求取 状态转移方程 和 输出方程Q2 Q1 Q0 Q2*Q1*Q0* C S0 S1 S2 S3 S4 S5 S6 S7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1