spi接口verilog代码

电子与电气工程系

课程设计、专题（综合）实验报告

课题名称__串行接口IP核的设计与验证(spi)_

专 业____ 电子信息工程________ 班 级_____ 08电子1班__________ 学 号__0806012103_ 0806012104_ 姓 名___ 高江柯____吴冠雄__ ______ 成 绩________________________ 指导教师_______袁江南____________

2011年 6 月 15 日

串行接口IP核的设计与验证(SPI)

（FPGA作为主机） 一、 实验目的：

通过本实验的学习，使学生掌握使用VHDL 设计一个实用数字系统的能力，以及单片机串行接口编程等知识，训练

内容讲解详细,做过修改代码及验证!

武汉理工大学本科学生毕业设计

（论文）开题报告

内容讲解详细,做过修改代码及验证!

[3] 顾卫刚. 串行外围接口. 陕西：西安交通大学，2004. [4] 徐洋等.基于 Verilog HDL 的 FPGA 设计与工程应用.人民邮电出版社.2009[5] K.Babulu, K.Soundara Rajan. FPGA IMPLEMENT ATION OF SPI TRANSCEIVER MACROCELL INTERFACE WITH SPI SPECIFICATIONS. JNTU Colleage off Engineering,2008.

2、基本内容和技术方案 、2.1、研究的基本内容 、 (1)熟悉通信及通信接口相关方面的知识，学习并掌握 SPI 通信接口的结构， 协议及原理。 (2) 熟悉 VERILOG 语言及其开发环境 ISE, 使用该语言进行数字电路 (FPGA) 设计，慢慢深入 VERILOG 语言。 (3)设计流程图，状态图，并一步步用 Verilog 语

言实现仿真验证 I 接口串口通 信。 (4)采用实验板或自行设计电路进行调试，并采用相关仪器验证。 (5)系统整体调试、优化，或就某一部分

SPI_flash代码分析

以下是主函数

int main(void) {

Xuint8 send_data[16], recv_data[16]; Xuint8 error, SF_sr;

Xuint16 sector_select, page_select; Xuint32 i, j;

xil_printf(\); /* 初始化 FLASH_SPI控制器 */ //1、初始化SPI

//2、设这控制寄存器CR为主MASTER transaction inhibit disable，人工选择从设备以及设置SPI为master

//3、初始化SSR(从设备选择寄存器）为不选择任何一个从设备。 Initialize_Spi_Controller(XPAR_SPI_FLASH_BASEADDR); /* 使能SPI控制器 */

// Description : 设置SPICR寄存器的SPI System Enable位 //1、设置SPE=1，SPI SYSTEM ENABLE

XSpi_Set_Enable(XPAR_SPI_FLASH_BASEADDR);

/* 设置FL

2014~2015学年 第一学期

《DSP原理及应用》

课 程 设 计 报 告

题 目： DSP的SPI接口 班 级： 11电子信息（1）

电气工程学院 2014年11月

《DSP原理及应用》任务书

课题名称 指导教师 执行时间 学生姓名 学号 DSP的SPI接口 陶沙 2014~2015学年第一学期 第 9 周 承担任务 系统方案设计及协调 DA转换实验 DA转换实验 DA转换实验 EEPROM存储区访问 EEPROM存储区访问 EEPROM存储区访问 论文撰写 评分 设计 要求 1完成SPI接口的DA转换实验和EEPROM存储区访问。 2完成硬件原理图，撰写课程设计说明书。

目 录

目 录.............................................................................................................................. 1 摘 要.................

/* * * Examples from \

* by D.E. Thomas and P.R. Moorby * * */

//Example 1.2. NAND Latch To Be Simulated. module ffNand; wire q, qBar;

reg preset, clear;

nand #1

g1 (q, qBar, preset), g2 (qBar, q, clear);

initial begin

// two slashes introduce a single line comment $monitor ($time,,

\

module digclk(clk,en,rst,dula,wela,s1,s2,s3,led,flag1,start1,flag2,start2,aled,s6,s4,s5);

//s1调时 s2调分 s3调秒 wela位码 dula段码 en使能 clk时钟,flag1是跑表标志（拨上去就是显示跑表），置一为跑表功能,start1为跑表开始停止

//flag2为闹钟标志（拨上去就是设置闹钟时间） start2为闹钟开关 aled闹钟提示灯 input clk,rst,en,s1,s2,s3,flag1,start1,flag2,start2,s6,s4,s5; output [2:0] wela; output [7:0] dula; output led; output aled; reg led; reg aled;

reg [7:0] cnt,dula; reg [2:0] wela;

reg[7:0] hourh,hourl,minh,minl,sech,secl;

reg[7:0] phourh,phourl,pminh,pminl,psech,psecl; reg[7:0] ahourh,ahourl,a

代码设计规范

verilog语言代码设计规范

2011年12月

1

代码设计规范

目录

一、规范适用范围 ----------------------------------------- 错误！未定义书签。

1.1项目适用范围 ----------------------------------------------- 错误！未定义书签。 1.2人员适用范围 ----------------------------------------------- 错误！未定义书签。 1.3编码设计的成果形式 ----------------------------------- 错误！未定义书签。

二、代码书写规范 ------------------------------------------------------------------ 3

2.1模块说明书写规范 ----------------------------------------------------------------- 3 2.1模块注释书写规范 ----------------------------------------------------

数字钟

一、简介

此数字钟为时分秒可调，带有闹钟设置。各引脚功能入下： clk: 输入时钟信号，为50mhz；

(clk1k： 产生闹铃音、报时音的时钟信号，)

mode： 功能控制信号；为0：计时功能;为1：闹钟功能； 为2：手动校时功能；

turn： 接按键，在手动校时功能时，选择是调整小时，还是分钟；若长时间按住该键，还可使秒信号清零，用于精确调时；

change： 接按键，手动调整时，每按一次，计数器加1；如果长按，则连续快速加1，用于快速调时和定时；

seg：此信号分别输出显示数据；采用BCD码计数，分别驱动6个数码管显示时间；

scan：数码管位选择信号输出

alert： 输出到扬声器的信号，用于产生闹铃音和报时音； 闹铃音为持续20秒的急促的“嘀嘀嘀”音，若按住“change”键，则可屏蔽该音；整点报时音为“嘀嘀嘀嘀—嘟”四短一长音；

LD_alert： 接发光二极管，指示是否设置了闹钟功能； LD_hour： 接发光二极管，指示当前调整的是小时信号； LD_min： 接发光二极管，指示当前调整的是分钟信号。

二、程序如下

module

shuzizhong(clk,mode,change,turn,ale

异步串行接口ASI和同步并行接口SPI

在目前的DVB-C系统设备的传输接口有两种MPEG2视频码流传输接口标准：异步串行接口ASI和同步并行接口SPI。

SPI一共有11位有用信号，每位信号差分成两个信号用来提高传输抗干扰性，在物理链接上用DB25传输，因此连线多且复杂，传输距离短，容易出现故障。但SPI是并行11位信号，处理简单且扩展性强，因此目前一般的MPEG2视频编码器的输出和视频解码器的输入都是标准的SPI接口信号。

ASI用串行传输，只需一根同轴电缆线传输，连线简单，传输距离长。根据SPI和ASI各自的优缺点，在传输信号时经常要进行SPI和ASI接口的互相转换。

1 SPI信号结构

并行传输系统SPI包括一位时钟信号、8位数据信号、一位帧同步信号和一位数据有效信号。帧同步信号对应TS包的同步字节047H，数据有效信号用来区分TS包的长度为188个字节或204个字节。当TS包长188字节时，数据有效信号一直为高电平，同时所有信号都与时钟信号保持同步。

2 ASI接口

ASI传输流可以有不同数据速率，但传输速率恒定，为270Mbps，因此ASI可以发送和接收不同速率的MPEG2数据。ASI传输系统为分层结构。

SPI(Serial Peripheral Interface)是MOTOROLA公司提出的同步串行总线方式。高速同步串行口。3～4线接口，收发独立、可同步进行. 因其硬件功能强大而被广泛应用在单片机组成的智能仪器和测控系统中。该总线大量用在与EEPROM、ADC、FRAM和显示驱动器之类的慢速外设器件通信。如果对速度要求不高,采用SPI总线模式是个不错的选择。它可以节省I/O端口,提高外设的数目和系统的性能。标准SPI总线由四根线组成：串行时钟线(SCK)、主机输入/从机输出线(MISO)。主机输出/从机输入线(MOSI)和片选信号(CS)。有的SPI接口芯片带有中断信号线或没有MOSI。

SPI总线由三条信号线组成：串行时钟(SCLK)、串行数据输出(SDO)、串行数据输入(SDI)。SPI总线可以实现多个SPI设备互相连接。提供SPI串行时钟的SPI设备为SPI主机或主设备(Master)，其他设备为SPI从机或从设备(Slave)。主从设备间可以实现全双工通信，当有多个从设备时，还可以增加一条从设备选择线。如果用通用IO口模拟SPI总线，必须要有一个输出口(SDO)，一个输入口(SDI)，另一个口则视实现的设备类型而定，如果要