d触发器及其应用实验心得

实验八 D触发器及其应用

一、实验目的

1．熟悉基本D触发器的功能测试；

2．了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点；

3．熟悉触发器的实际应用；

4.了解并掌握 Multisim仿真软件的使用。

二、实验设备

数字实验电路箱，74LS74，导线若干，Multisim数电仿真软件。

74LS74引脚图 74LS74逻辑图

21D4~1PR1Q5U1A31CLK~1Q6~1CLR174LS74D三、实验原理

D触发器在时钟脉冲CP的前沿（正跳变0到1）发生翻转，触发器的次态

取决于脉冲上升沿到来之前D端的状态，即

=D。

因此，它具有置0、置1两种功能。由于CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。

和

分别是决定触发器初始状态

和

的直接置0、置1

端。当不需要强迫置0、置1时，端都应置高电平（如接+5V

电源）。74LS74、74LS175等均为上升沿触发的边沿触发器。触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。

四、实

触发器及其应用

实验四

触发器及其应用

触发器及其应用

实验四实验目的

触发器及其应用

1. 掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。 2. 熟悉各类触发器之间逻辑功能的相互转换方法。 3. 了解触发器的应用。

触发器及其应用

实验四实验内容

触发器及其应用

1.测试基本RS触发器的逻辑功能 ★选做 2.测试双JK触发器74LS73逻辑功能 3.测试双D触器74LS74的逻辑功能 ★选做 4. 触发器的转换 ① ② 将JK触发器加上门电路转化成D触发器。 将D触发器加上连接，构成T’触发器。

5. 触发器的应用，利用74175的D触发器构成下面电路。 ① 竞赛抢答电路 ① 移位寄存器

触发器及其应用

实验四实验原理

触发器及其应用

触发器是组成时序逻辑电路的基本单元之一，具有记忆功能的二进制信息存贮器件。在外 加信号的作用下，触发器可以从一个稳定状态转变为另一个稳定状态。 RS触发器：图6—1所示电路为由两个“与非”门交叉耦合而成的基本RS触发器，它是无 触发器： 触发器 时钟控制低电平 低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器 低电平 的最基本单元。基本RS触发器也可以用两个“或非”门组成，它是高电平 高电平直接触发的触

实验三 集成触发器及其应用

一、实验目的

1、掌握基本RS、JK、D和T触发器的 逻辑功能； 2、掌握集成触发器的使用方法和逻辑 功能的测试方法； 3、熟悉触发器之间的相互转换的方法； 4、了解触发器的脉冲工作特性。

二、实验原理组合电路： 不含记忆元件、无反馈 、输出与原来状态无关 时序电路： 含记忆元件 触发器： 、有反馈、输出与原来状态有关

具有记忆功能的二进制存贮器件，是构成 时序电路的基本逻辑单元。

触发器特点： 1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2. 在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。 触发器分类： 按触发方式分：电位触发方式、主从触发方式及边沿触发方式 按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器

边沿型触发器(1)、工作原理 主从触发器：CP=1,若J、K变化，触发器的状态与真值表不对应 对激励信号要求严格。 边沿触发器：上升沿触发或下降沿触发，激励端的信号在触发 时间的前后几个延迟时间内保持不变，便可以稳定地根据激励 输入翻转。(2)、维持-阻塞D触发器 (一)逻辑符号

D:输入 CP:时钟控制，上升沿触发 RD、SD:异步置0、置1

基 于 CMOS 的 D 触 发 器 的 设 计

一、设计目的：

1、进一步熟悉cadence软件的使用； 2、掌握cadence的原理图编辑及修改方法； 3、掌握cadence前仿的参数设置和方法； 4、掌握D触发器的功耗、截止频率和瞬态仿真。

二、设计和原理：

触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。D触发器在CLK 有效电平期间将D的状态输出。用CMOS 做器件是集成电路的发展方向。本次实验设计是用MOS 器件设计一个D触发器。通过D触发器的功能设计电路图，再转换为MOS 器件的电路。

设计主要是根据D触发器的特性来设计的。根据它的特性表画原理图

D触发器的功能表如下；

当CLK = 1 时触发器的Q*=D；当CLK = 0，触发器将保持不变，即Q*=Q。

D触发器的原理图：

和主要参数：

三、设计仿真：

1、瞬态仿真 ①放参数设置

②仿真结果

2、功耗仿真 ①电流波形

②平均电流值

实训五 触发器及其应用

一、实验目的

1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理

触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器

图8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；

R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状

态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表9－1为基本RS触发器的功能表。

基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 表8－1 输 入 S 输 出 Qn+1 1 0 Q φ nn+1Q R 1 0 1 0 0 1 1

一、实验目的

1）理解触发器的用途、类型和工作原理

2）掌握利用T-SQL语句创建和维护触发器的方法 3）掌握利用企业管理器创建、维护触发器的方法

二、实验内容

说明：在所有触发器取名时，请各位同学在所给定的名称后加上下划线及学号后四位数字构成自己的实验触发器名。如：deltr_20051101.各触发器中的所用到的参数变量名自取。 1、利用企业管理器创建与维护触发器 （1）创建简单触发器

创建一个触发器stu_modify在修改student表后，显示一个提示信息，告诉用户有多少行数据被修改了。 创建步骤：

create trigger stu_modify on student

after insert,delete,update as

print '（所影响的行数为:'+cast(@@rowcount as varchar(10))+'行'; 触发器的触发执行测试语句（T-SQL）：

update Student_20083386 set sex='男'

where sno='20050001'

执行结果：

（2）修改触发器

修改stu_modify触发器，使其为一个加密触发器。（提示：加wit

数字电路实验报告

实验三 RS触发器与集成触发器

一、实验目的

1、掌握触发器的逻辑功能及其测试方法； 2、学习触发器简单的典型应用。 二、实验器材

1、直流稳压电源、数字逻辑电路实验箱、万用表、示波器； 2、74LS00、74LS02、74LS04、74LS74、74LS76（或74LS112）。 三、实验原理

1、基本RS触发器

用与非门（74LS00）构成的基本RS触发器 如图3-1（a）所示，R、S端为低电平有效； 用或非门（74LS02）构成的基本RS触发器 如图3-1（b）所示，R、S端为高电平有效。

2、集成D触发器

触发器的复位和置位功能：

只要R L,不论其他输入是何种状态， 触发 器的输出立即强制变成Q H，同时Q L；只 要S L，不论其他输入是何种状态触发器的输 出立即强制变成Q H，同时Q L。复位和 置位完成后，必须使 H和S H。 3、JK触发器

当CP=0时，R=S=1，触发器维持原状态不变； 当CP=1时，Qn 1 JQ KQ，即为 J=0，Q=0，Qn 1 Q； J=0，K=1，Qn 1 0； J=1，K=0，Qn 1 1； J=1，K=1，Qn 1 Q；

四、实验内容和步骤

根据电路图建立

实验目的与要求： 实验目的：

（1）熟悉并掌握RS、D、JK、T触发器的构成、工作原理和功能测试方法； （2）掌握不同逻辑功能触发器的相互转换；

（3）掌握三态触发器和锁存器的功能及使用方法； （4）学会触发器、三态触发器、锁存器的应用。 预习要求：

（1）复习各种触发器的工作原理、逻辑功能及不同结构形式触发器的触发方式、工作特性；

（2）熟悉集成D触发器、JK触发器、三态输出RS触发器、D锁存器的引脚排列及功能；

（3）复习各种触发器之间的功能转换方法。 实验报告要求：

（1）整理实验数据并填表；

（2）写出任务二、任务三的实验步骤并画出实验接线图； （3）画出任务三的接线图及相应表格； （4）总结各类触发器的特点。 方法、步骤：

任务一 维持-阻塞型D触发器的功能测试

74LS74的引脚排列图如图4-19所示。图中，SD、RD端分别为异步置1端、置0端（或称异步置位、复位端），CP为时钟脉冲端。

1RD 1 14 VCC

1D 2 13 2RD

1CP 3 12

南 京 工 程 学 院

通信工程学院

实 验 报 告

课 程 名 称 TCP/IP

实验项目名称 多进程并发服务器编程

实验学生班级 媒通111 实验学生姓名 陆春萍 实验学生学号 208110509 实 验 时 间 2013.10.25 实 验 地 点 信息楼C216

实验成绩评定 指导教师签名 年 月 日

一、实验目的

学习在maxplusⅡ下用VHDL语言设计简单时序电路与功能仿真的方法。

二、验仪器设备

1、PC机一台 2、maxplusⅡ。

三、实验要求

1、预习教材中的相关内容，编写出D触发器的VHDL源程序。 2 熟悉maxplus软件使用方法

3、用VHDL语言输入方式完成电路设计

福建师范大学

实验十 实现触发器

一、 实验目的

1、 2、

创建维护数据完整性的触发器。 创建强制复杂业务规则的触发器。

二、 实验内容

1、针对学生表（student）、课程表（course）、学生选课表（sc）和班级表（class），实现如下：创建一个名为stu-insert触发器，当向学生表插入记录时，自动更新班级表中的学生人数Number。 创建的班级表如下：

在Student中创建的stu_insert触发器，如下

1 知明行笃、立诚致广

福建师范大学

在Student表格里新插入的数据，如下：

创建一个名为stu-insert触发器，当向学生表插入记录时，自动更新班级表中的学生人数Number：

SQL语句：

2 知明行笃、立诚致广

福建师范大学

学生表里增加的number如下：

3 立诚致广 知明