eda一位全加器实验报告

实验1 原理图输入设计8位全加器

一、 实验目的：

熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。

二、 原理说明：

一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现。即将低位加法器的进位输出cout与其相邻的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照本章第一节介绍的方法来完成。

三、 实验内容：

1：完全按照本章第1节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真。

2：建立一个更高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。

四、 实验环境：

计算机、QuartusII软件。

五、 实验流程： 实验流程：

根据半加器工作原理，建立电路并仿真，并将元件封装。

↓

利用半加器构成一位全加器，建立电路并仿真，并将元件封装。 ↓

利用全加器构成8位全加器，并完成编译、综合、适配、仿真。 图1.1 实验

设计一·四路与非电路的Hspice设计。 设计二·一位全加器电路的Hspice设计。

专 业 电子科学与技术 学 号

学生姓名

1

指导老师 汪再兴

设计一·四路与非门的设计

一·设计目的：

1、学习使用电路设计与仿真软件HSPICE，练习用网表文件来描述模拟电路，并熟悉应用HSPICE内部元件库；

2、熟悉用MOS器件来设计四位逻辑输入与非门电路。

二·原理（说明） 1．与非门

与非门是与门和非门的结合，先进行与运算，再进行非运算。与运算输入要求有两个，如果输入都用0和1表示的话，那么与运算的结果就是这两个数的乘积。如1和1（两端都有信号），则输出为1；1和0，则输出为0；0和0，则输出为0

2．4路与非门结构及原理：

AB231CD45NAND4OUTPUT

当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。

真值表如下 A B C Y D 0 0 0 0 1 0 0

本科毕业设计论文

题 目 一位全加器版图设计与模拟

专业名称 电子科学与技术

学生姓名 张戡

指导教师 保慧琴

毕业时间 2014年6月

毕业 任务书

设计 论文

一、题目

一位全加器版图设计与模拟

二、指导思想和目的要求

对一位全加器的版图设计与模拟进行研究，从而对版图设计的重点、要点、难点进行分析掌握，同时对全加器工作原理有更深入的了解，为之后其他器件版图设计积累经验。了解一位全加器工作原理及运作特性，利用L-edit软件制作全加器原理电路图；学习L-edit软件操作与调试，阅读软件说明了解常用器件架构中各部最小尺寸与最小间隔；运用L-edit软件绘制一位全加器版图，使版图符合规范结构完整正确并对其进行仿真得到正确完整的仿真结果；最后对版图进行优化使得所绘版图为符合L-edit软件要求的最小版图器件并再次进行仿真得出结果总结心得。

三、主要技术指标

对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“

实验二 一位二进制全加器的文本设计

一、实验目的：

1、学习QuartusⅡ软件的使用，包括软件安装及基本的使用流程。 2、掌握用原理图输入法设计简单组合电路的方法和详细设计流程。 3、掌握原理图的层次化设计方法。 二、实验原理：

本实验要用原理图输入设计方法完成1位全加器的设计。1位全加器可以用两个半加器及一个或门连接构成，因此需要首先完成半加器的设计。采用原理图层次化的设计方法，按照课本4.5节介绍的方法用原理图输入法设计一个半加器，并将其封装成模块，然后在顶层调用半加器模块完成1位全加器的设计。 三、实验内容和步骤：

1、打开原理图编辑器，完成半加器的设计。 半加器原理图如下：

2、完成1位半加器的设计输入、目标器件选择、编译和仿真各步骤，详细过程见教材4.5节相关内容。

3、正确完成之后，选择“File”/“create/Update”/“Create Symbol file for current file”,将文件变成一个包装好的单一元件模块待调用。

4、调用1位半加器模块可画出以下1 位全加器：

5、保存并完全编译，进行仿真，给出仿真结果及分析。

仿真结果分析：上图中输入信号为ain、bin、cin,输出信号为sum,进位信号为

工学院实验报告

姓名：黄娟

学号：32214125

班级：自动141

成绩：

实验名称：全加器的原理图法设计 及例化语句法 一、 实验目的

1. 掌握EDA工具Quartus Ⅱ的使用； 2. 掌握Quartus Ⅱ的原理图设计流程。 3. 掌握半加器、全加器的原理图法设计。

二、全加器的原理图设计

1、Quartus Ⅱ原理图设计流程

（1）建立文件夹，取名为adder （2）原理图编辑输入 a.打开原理图编辑器 b.建立一个初始的原理图 c.原理图文件存盘

d.建立原理图文件为顶层设计的工程 e.绘制半加器原理图 f.仿真测试半加器

（3）将设计项目设置成可以调用的元件 （4）设计全加器顶层文件

（5）将设计项目进行时序仿真 2、半加器 （1）原理图

1

工学院实验报告

（2）仿真测试结果

（3）RTL图

2

工学院实验报告

3、全加器 （1）原理图

（2）仿真测试结果

3

工学院实验报告

（3）RTL图

三、全加器的例化语句法设计

1、vriloge语言描述 begin

case({a,b})

0:begin so=0;co=1'b0;e

EDA实验报告

电科133-27-李玲玲

实验一：“四选一“多路选择器

一、实验目的

通过实验让用户逐步了解、熟悉和掌握FPGA开发软件Quartus Ⅱ的使用方法及

VHDL的编程方法。

二、实验内容

描述一个“四选一“多路选择器，通过实验实现一个四选一的多路选择器，观察其波形图，实现四选一的原理

三、实验原理

a,b,c,d是四个输入端口，s1和s0为通道选择控制信号端，y为输出端。当s1和s0取值分别为00,01,10和11时，输出端y将分别输出来自输入口a,b,c,d4个输入口分别输入不同频率信号时，针对选通控制端s1，s0的不同电平选择，则输出端y有对应的信号输出。

四、实验步骤

1）使用Quartus Ⅱ建立工程

打开Quartus Ⅱ软件并建立工程；建立图形设计文件；建立文本编辑文件； 2）Quartus Ⅱ工程设计 在VHDL文件中编写源程序，从设计文件创建模块，将led.bsf模块添加到Quartus Ⅱ顶层模块，添加引脚和其他基本单元 3）设置编译选项并编译硬件系统

设置编译选项，编译硬件系统，查看编译报告，下载硬件设计到目标FPGA

五、实验参考程序

LIBRARY IEEE;

USE IEEE.STD_LOGIC_116

E D A

实 验 报 告

实验——

八位十六进制频率计

学院： 班级： 姓名： 学号：

一、实验目的：

1.熟悉Quartus II软件的使用;

2.掌握VHDL文本设计流程、组合电路的设计仿真和测试；

3.通过电路的仿真及验证，进一步了解八位十六进制频率计的功能；

二、实验内容：

根据VHDL文本设计流程，利用Quartus II完成八位十六进制频率计。

A.建立工作库文件夹和编辑设计文件

a.新建一个文件夹，命名为liulan，放在D盘中;

b.打开Quartus II，新建文件，选择 VHDL File选项，分四个模块——侧频控制电路、32位锁存器、32位计数器、频率计顶层文件分别输入源程序如下：

1. 侧频控制电路

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY FTCTRL IS

PORT( CLKK : IN STD_LOGIC; CNT_EN : OUT STD_LOGIC; RST_CNT : OUT STD_LOGIC; loa

太原科技大学：名字起个什么

电子技术课程设计

——八位串行全加器

学院 ： 专业班级： 姓名： 学号： 指导教师： 2009年12月

太原科技大学：名字起个什么

目录

一．设计任务与要求…………………………………………1

二、总体框图…………………………………………………1

三、选择器件…………………………………………………2

四、功能模块…………………………………………………2

五．总体设计电路图…………………………………………6

六、心得体会………………………………………………9

八位全加器

太原科技大学：名字起个什么

一、设计任务与要求

1：只用一个1位二进制全加期和一些辅助的时序电路，设计一个8位二进制全加器。 2：能在8~9个时钟脉冲后完成8位二进制数的加法运算，电路需考虑进位输入和进位输出。

3：有清零控制。

二、总体框图

半 加 器 一位全加 器 八位全加器

一位全加器可由两个 半加器和一个或门构成，利用以上获得的一位全加器，一个D触发器以及两个并串移位寄存器和一个串并移位寄存器构成一个八位全加器。

三、选择器件

1、配有 max+plus11软件的计算机一台。

2、选用FPGA芯片，如FLEX

太原科技大学：名字起个什么

电子技术课程设计

——八位串行全加器

学院 ： 专业班级： 姓名： 学号： 指导教师： 2009年12月

太原科技大学：名字起个什么

目录

一．设计任务与要求…………………………………………1

二、总体框图…………………………………………………1

三、选择器件…………………………………………………2

四、功能模块…………………………………………………2

五．总体设计电路图…………………………………………6

六、心得体会………………………………………………9

八位全加器

太原科技大学：名字起个什么

一、设计任务与要求

1：只用一个1位二进制全加期和一些辅助的时序电路，设计一个8位二进制全加器。 2：能在8~9个时钟脉冲后完成8位二进制数的加法运算，电路需考虑进位输入和进位输出。

3：有清零控制。

二、总体框图

半 加 器 一位全加 器 八位全加器

一位全加器可由两个 半加器和一个或门构成，利用以上获得的一位全加器，一个D触发器以及两个并串移位寄存器和一个串并移位寄存器构成一个八位全加器。

三、选择器件

1、配有 max+plus11软件的计算机一台。

2、选用FPGA芯片，如FLEX

EDA课程实验报告

题 目：三角波信号发生器指导老师：王代强姓 名：田宗琴学 号：

PB102027122 1

实验题目：EDA课程实验报告

实验目的： 1．掌握信号发生器的一般设计方法

2．学会用pspise软件画原理图

3．培养综合应用所学知识来指导实践的能力 4．掌握常用元器件的识别和测试 5．了解电路调试的基本方法 6. 掌握电路的多种分析方法

实验内容：

凡是产生测试信号的仪器，统称为信号源，也称为信号发生器。信号发生器是根据用户对其波形的命令来产生信号的电子仪器。信号发生器主要是给被测电路提供所需要的已知信号(各种波形)，然后用其它仪表测量感兴趣的参数。可见信号发生器在电子实验和测试处理中，并不测量任何参数，而是根据要求，仿真各种测试信号，提供给被测电路，以达到测试的需要。信号发生器作为一种基本电子设备在教学、科研、电子产品测量与调试、部队设备技术保障等领域，都有着广泛的应用，它是电子工程师信号仿真实验的最佳工具。

本文介绍了一种采用比较器产生方波其次由积分器产生三角波的设计方法,然后利用仿真软件画出电路图进行仿真最后分析出产生误差的原因及影响因素。在测试、研究或调整电子电路及设备时，为测