数字秒表设计实验报告谭会生

《FPGA原理及应用》

实验报告书

（7）

题 目

学 院 姓 名 指导教师

秒表设计

专 业 学 号

2015年 10-12月

一、实验目的

掌握小型电路系统的 FPGA 设计法。 二、实验内容

用文本法结合原理图的方法设计一个秒表，并在实验箱上进行验证。 秒表基本功能要求如下：

(1)要求设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任 何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过 程中也要无条件地进行清零操作。

(2)要求设置启/停开关。当按下启/停开关后，将启动秒表并开始计时，当再 按一下启/停开关时，将终止秒表的计时操作。

(3)要求计时精确度大于 0.01 秒。要求设计的计时器能够显示分(2 位)、秒（2 位）、0.1 秒（1 位）的时间。

(4)要求秒表的最长计时时间为 1 小时。 要求外部时钟频率尽量高，分频后再给秒表电路使用。 三、实验条件

1、开发软件：QuartusⅡ

2、实验设备：KX_DN8EDS实验开发系统 3、拟用芯片：EP3C55F484C8 四、实验设计 1、六进制计数器

仿真波形

2、十进制计数器

3、分频计

4、七段数码管译码器

5、100进

EDA大作业实验报告

——数字秒表的设计实验

一 、实验目的：

1.通过实验了解数字秒表的工作原理，并实现。

2.进一步熟悉VHDL语言的编写驱动七段数码管显示的代码，熟悉quartes2软件的操作。 3．掌握VHDL编写的一些技巧。 二、实验要求：

1. 数字秒表的计数范围是0秒~59分59.99秒，即有分、秒、1%秒显示，显示的最长

时间为59分59秒。

2. 数字秒表的计时精度是10ms。

3. 复位开关可以在任何情况下使用，即便在计时过程，只要按下复位开关，计时器就

清零，并做好下次计时的准备。

4. 具有启/停开关，即按一下此开关，则可以启动计时器开始计时，再按一下此开关便

可以停止计时。 。

三、系统设计方案：

根据系统的设计要求，可以的到如图1的系统组成框图。系统设计采用自顶向下的设计方法，系统的整体组装设计原理图如图2所示，它主要由控制模块，分频模块，计时模块和显示模块四部分组成。

秒表工作原理和多少数字电子钟大致一样，不同的是秒表为0.01秒，整个秒表的时钟信号输入为40MHZ。所以，需要对时钟信号进行分频 假设该秒表应用场合小于1小时，秒表的显示格式为mm-ss-xx（mm表示分钟：0~59；ss表示秒：0~59；xx表示百分之

电子技术课程设计报告

设计题目：电子秒表

院（部）：物理与电子信息学院

专业班级：电子信息工程

学生姓名:

学号:

指导教师:

摘要

秒表应用于我们生活、工作、运动等需要精确计时的方面。它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精

0 / 1文档可自由编辑

度越来越高，功能越来越多，构造也日益复杂。

本次数字电路课程设计的数字式秒表的要求为：显示分辨率为

1s/100，外接系统时钟频率为100KHz；计时最长时间为60min，五位显示器，显示时间最长为59m59.99s；系统设置启／停键和复位键。复位键用来消零，做好计时准备、启／停键是控制秒表起停的功能键。

针对上述设计要求，先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件。其次安装并学习了数字电路设计中所常用的Multisim 仿真软件，在课程设计过程的电路图设计与电路的仿真方面帮助我们发现了设计电路方面的不足与错误之处。

关键字：555定时器十进制计数器六进制计数器多谐振荡器

0 / 1文档可自由编辑

目录

1.选题与需求分析 (1)

1.1设计任务 (1)

1.2 设计任务 (1)

1.3设计构思 (1)

1.4设计软件 (2)

2.电子秒表电路分

电子技术课程设计报告

设计题目：电子秒表

院（部）：物理与电子信息学院

专业班级：电子信息工程

学生姓名:

学号:

指导教师:

摘要

秒表应用于我们生活、工作、运动等需要精确计时的方面。它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精

0 / 1文档可自由编辑

度越来越高，功能越来越多，构造也日益复杂。

本次数字电路课程设计的数字式秒表的要求为：显示分辨率为

1s/100，外接系统时钟频率为100KHz；计时最长时间为60min，五位显示器，显示时间最长为59m59.99s；系统设置启／停键和复位键。复位键用来消零，做好计时准备、启／停键是控制秒表起停的功能键。

针对上述设计要求，先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件。其次安装并学习了数字电路设计中所常用的Multisim 仿真软件，在课程设计过程的电路图设计与电路的仿真方面帮助我们发现了设计电路方面的不足与错误之处。

关键字：555定时器十进制计数器六进制计数器多谐振荡器

0 / 1文档可自由编辑

目录

1.选题与需求分析 (1)

1.1设计任务 (1)

1.2 设计任务 (1)

1.3设计构思 (1)

1.4设计软件 (2)

2.电子秒表电路分

数字秒表课程设计总结报告

一、 课题名称

数字秒表设计

二、 内容摘要

本实验要求设计一个计数范围在0.0—9.9秒的数字秒表。电路设计基本包括0.1秒脉冲发生器，信号控制端，整形电路，计数电路，译码电路和显示器这几部分构成。0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现，由3端口接入计数器的时钟端。信号控制端由RS触发器实现，能够对整个电路进行清零、计数、停止和复位的作用。整形电路有单稳态触发器构成，对RS触发端输出的信号进行整形，但不改变其逻辑符号。本实验的技术器由两个十进制BCD码74LS160级联而成。在计数器的四个输出端分别接译码器的四个置数端，译码器由74LS48实现。这个电路设有两个开关K1，K2，通过K1，K2的置0和置1来实现对电路的清零、计数、暂停、复位的控制。这样，一个简易的数字秒表便设计完成了。

三、 课题任务，指标，功能要求

课题任务：用中小规模集成电路设计一个数字秒表。 指标：计数范围在0.0—9.9秒之间。

功能要求：有清零、计数、停止和复位的功能。

四、 单元框图

显示器 显示器 控制端，清零，计数，停止，复位 单稳态触发器 译码器 与非门 译码器 多谐振荡电路，0.1秒脉

目录

1 引言 ........................................................................................................................................ 1

1.1 课程设计的目的 .......................................................................................................... 1 1.2 课程设计的内容 .......................................................................................................... 1 2 EDA、VHDL简介 .............................................................................................................. 1

2.1 EDA技术 ...

目录

1 引言 ........................................................................................................................................ 1

1.1 课程设计的目的 .......................................................................................................... 1 1.2 课程设计的内容 .......................................................................................................... 1 2 EDA、VHDL简介 .............................................................................................................. 1

2.1 EDA技术 ...

数字秒表设计

北 华 航 天 工 业 学 院

《EDA技术综合设计》

课程设计报告

报告题目： 数字秒表设计 作者所在系部： 电子工程系 作者所在专业： 电子信息工程 作者所在班级： 作 者 姓 名 ： 指导教师姓名：完 成 时 间 ： 2010年12月12日

数字秒表设计

内 容 摘 要

应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。

秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、12500的分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止及启动。

秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出

数字秒表设计

北 华 航 天 工 业 学 院

《EDA技术综合设计》

课程设计报告

报告题目： 数字秒表设计 作者所在系部： 电子工程系 作者所在专业： 电子信息工程 作者所在班级： 作 者 姓 名 ： 指导教师姓名：完 成 时 间 ： 2010年12月12日

数字秒表设计

内 容 摘 要

应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。

秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、12500的分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止及启动。

秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出

浙江大学城市学院实验报告

课程名称 数字逻辑设计实验

实验项目名称 实验六 编码器及其应用

学生姓名 专业班级 学号 实验成绩 指导老师（签名 ） 日期

注意：

? 务请保存好各自的源代码，已备后用。

? 完成本实验后,将实验项目文件和实验报告，压缩为rar文件，上传ftp。如没有个人

文件夹，请按学号_姓名格式建立。

ftp://wujzupload:123456@10.66.28.222:2007/upload

? 文件名为：学号_日期_实验XX，如31101001_20120905_实验01

一. 实验目的和要求

1. 掌握一种门电路组成编码器的方法。

2. 掌握8 -3线优先编码器74LS148，10 -4线优先编码器74LS147的功能。 3. 学会使用两片8 -3线编码器组成16 -4线编码器。。 二. 实验内容、原理及实验结果与分析 1、使用基本门电路，设计4-2编码器 【