八位可控加减法器实验报告

<熟悉QuartusII和Verilog HDL数字逻辑电路设计基础环境>

实验报告

学生姓名：班级学号：指导老师：

38033 9

<实验报告内容>

一、实验名称：

1.进一步学习quartusII的基本功能和使用方法，完成四位减法器原理图输入和文本输入、编译校验及功能仿真

2.进一步学习quartusII的基本功能和使用方法，完成

y?f(a,b,c)?!((a&b)|c)所对应逻辑电路设计及功能仿真。

二、实验学时：4学时

三、实验目的：熟悉Quartus II基本功能和使用方法，掌握原理图输入、文本输入的步骤。

四、实验内容：

完成四位减法器原理图输入和文本输入、编译校验及功能仿真 ；完成

y?f(a,b,c)?!((a&b)|c)所对应逻辑电路设计及功能仿真。

五、实验原理：数字逻辑电路中各种门电路的功能和使用方法及quartusII的运用。

六、实验步骤：

1）原理图输入方法：通过本部分重点学习元器件的放置、连线、电源、地的表示，标号的使用，输入、输出的设置，以及各种元件库的使用等。

①创建文件② 创建元器件③ 设置输入输出④

目 录

第1章 概述.................................................................................................................. 1 1.1 EDA技术及其发展 ............................................................................................. 1 1.2 Quartus II 软件介绍 ............................................................................................ 1 第2章 减法器的设计.................................................................................................. 3 2.1半减器的设计 .................................................

名 称： 题 目：院 系：班 级：学生姓名：

实验报告

计算机组成原理大实验 8位模型机的设计 计算机系

8位模型机的设计

关键词

模型机设计 控制器 微程序设计

摘要

设计一个简单的8位模型机，主要包括指令系统、运算器、控制器、存储器、时序产生器总线等设计。

前言

原理是计算机科学技术学科的一门核心专业基础课程。从课程地位来说，它在先导课程和后续课程之间起着承上启下的作用。

计算机组成原理讲授单处理机系统的组成和工作原理，课程教学具有知识面广，内容多，难度大，更新快等特点。此次课程设计目的就是为了加深对计算机时间和空间概念的理解，增强对计算机硬件和计算机指令系统的更进一步的了解。

计算机组成原理课程设计是为了加深对计算机工作原理的理解以及计算机软硬件之间的交互关系。不仅能加深对计算机的时间和空间的关系的理解，更能增加如何实现计算机软件对硬件操作，让计算机有条不紊的工作。

正文

一、设计的目的

根据计算机组成原理课程所学知识，设计一个8位的模

实验六 8位硬件加法器

一.

1. 2. 3.

实验目的

掌握QuartusII的硬件描述语言设计方法 了解同步计数器的原理及应用

设计一个带使能输入、进位输出及同步清零的增1四位N (N<16)进制同步计数器

二.

1.

准备知识

串行进位加法器

若有多位数相加，则可采用并行相加串行进位的方式来完成。例如，有两个４位二进制数A3A2A1A0和B3B2B1B0相加 ，可以采用两片内含两个全加器或1片内含４个全加器的集成电路组成，其原理图如图6.1所示：

图6.1 串行进位加法器

由图6.1可以看出，每1位的进位信号送给下1位作为输入信号，因此，任1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。这种加法器的逻辑电路比较简单，但它的运算速度不高。为克服这一缺点，可以采用超前进位等方式。 2.

超前进位加法器

对于一个加法器来说，它是一个纯组合电路。也就是它的输出在输入出现的时刻就已经确定了，包括它的和和进位值，是输入的组合逻辑。换而言之，只要知道输入，在不算出和的情况下也可以得到进位值，该值仅为输入的组合逻辑，以这样的一种思路设计的叫超前进位加法器。而所谓串行进位加法器，就是必须算得低位加法的值后才可以继续计算高位值，如图

单片机实验一

一、实验目的

1． 学习多字节压缩BCD 码加减法运算的程序设计；

2． 学习单字节有符号数加减运算的程序设计。

二、实验设备

统一电子开发平台

三、实验要求

1．编写通用4 字节压缩BCD 码的加、减法运算程序；

2．编写通用单字节有符号二进制数加、减法运算程序；

四、实验原理

对于简单的8 位加减可以直接调用指令就可以了。例如加法可以使用指令ADD 以及带进位加ADDC，

但单字节加减法只能在256 之内进行运算；在实际应用中经常需要进行多字节运算，从而处理更大的数

据。该实验介绍单片机BCD 码多字节加、减运算通用程序的设计。

1．多字节无符号压缩BCD 码加法运算

假设多字节无符号被加数的最低字节的地址为R0，加数的最低字节地址为R1，字节数共为len；计

算结果的地址于被加数相同。

◆ 入口参数：

R0：被加数地址指针；

R1：加数地址指针；

len：字节数。

◆ 出口参数：

@R0：计算结果；

rLen:计算结果字节数。

◆ 使用资源：ACC，R0、R1，内部RAM 单元len、rlen 及存放被加数、加数、计算结果的内存单元。

示例程序如下：

;多字节无符号压缩BCD 码加法运算

rlen data 30h; 存放计算结果字节数

len data 31h; 存放相加字

桂林电子科技大学

FPGA报告

减法器

学院（系）： 电子信息工程系 专 业： 电子信息工程技术 学 号： 学生姓名： 指导教师：

桂林电子科技大学职业技术学院实训报告

目 录

摘要 ..................................................... 2 1 绪论 .................................................. 4 2 课题背景 ............................................... 4 2.1设计任务与要求 ..................................... 4 2.2设计目的 .......................................... 4 3总体设计方案及硬件介绍 .................................. 4 3.1 XC3S200AN_FT256N主要功能 ...

两位小数的加减法

淮阳县实验小学 韩素丽

教学内容：

人教版四年级数学下册小数加减法第95页至97页例1、例2.

教学目标：

1、联系生活实际，创设情境。让学生自主探索小数加减法的计算方法，解决实际问题。

2、合作交流，总结小数加减法笔算的一般方法，理解小数点对齐的道理。 3、感受新知识源于生活，又服务于生活的思想。

教学重点：探索并掌握两位小数加减法的计算方法。 教学难点：引导学生理解小数点对齐的算理。 教具准备：多媒体课件 教学过程

一、创设情境，引入新课。 1、同学们，你们喜欢体育运动吗？

大家知道全世界最关注的体育运动会是什么吗？（奥运会）

2004年第28届奥运会在雅典举行，中国的体育健儿奋力拼搏终于获得了金牌。 【设计意图】：（从学生喜欢的体育运动入手，激发学生学习的兴趣） （课件出示）奥运会跳水比赛女子10米跳台双人决赛奖牌榜。

教师： 从奖牌榜中，你获得哪些信息？你还想知道什么？（引导学生说出想知道他们的具体比赛成绩）。

指名回答后，教师指出，她们具体的海轮比赛成绩是用两位小数表示的，配合教师的说明课件出示如下情境图：

2004年雅典奥运

实验5 用VHDL语言进行多位减法器的设计

一、实验目的

学习在QuartusⅡ下用VHDL语言设计复杂组合电路与功能仿真的方法。 二、实验仪器设备 1、PC机一台 2、QuartusⅡ。 三、实验要求

1、预习教材中的相关内容，编写出多位减法器的VHDL源程序。

2、用VHDL语言输入方式完成电路设计，编译、仿真后，在试验箱上实现。 四、实验内容及参考实验步骤

1、用VHDL语言设计一个半减器。并进行编译仿真。

2、在半减器的基础上，利用元件例化语句，设计一个一位的全减器，并编译仿真。

3、在一位全减器的基础上，利用元件例化语句，设计一个8位的全减器，并编译仿真。 五、实验报告

1、根据实验过程写出试验报告 2、总结用VHDL语言的设计流程 1、总结复杂组合电路的设计方法。 附录

1、半减器程序 library ieee;

use ieee.std_logic_1164.all;

entity h_suber is port(x,y:in std_logic;

diff,s_out:out std_logic); end entity h_suber;

architecture bhv of h_suber is begin

第八单元

20以内的进位加法

单元教学内容：

1.两个一位数相加得数超过10的加法。

2.“用数学”。

单元教学目标：

1.使学生比较熟练地口算20以内的进位加法。

2.使学生初步学会用加法和减法解决简单的问题。

3.通过数学学习，使学生初步体验数学与日常生活的密切联系，感受数学在

日常生活中的作用。

单元教材分析：

本单元的学习主要有两个，一个是两个一位数相加得数超过10的加法，简

述为“20以内的进位加法”，二是“用数学”，即用加法和减法解决的简单问题。

20以内的进位加法是20以内退位减法和多位数计算的基础，这一部分学习

的好坏，将对今后计算的正确和迅速程度产生直接的影响。如果有的学生对这一

部分内容没有学好，计算时既慢又容易出错，以后继续学习口算和多位数笔算时

就会遇到很大困难。用加法和减法解决简单的问题，既有利于学生在用数学中领

会加、减法的含义，又可以为以后发现和解决稍复杂的问题打下基础。

本单元计算部分分为三节，即9加几，8、7、6加几，5、4、3、2加几。这

样编排，体现了学习知识和形成技能的反复认识过程。

单元教学重点：

使学生能够熟练的计算20以内的进位加法。

单元教学难点：

使学生理解“凑十法”的计算方法。

单元教具准备：多媒体电脑、幻灯片、直尺。

单元学具准备：学具袋

第十三课 等式加减法

姓名

【培训提示】

引导同学们根据两个数加减法的知识，把两个相关的等式相加减。通过把两个等式相加减可以得到一个新的等式，这种方法能够解答比较复杂的问题。 例1、已知：○＋△＝10 ○－△＝2

求：○＝？ △＝？

【分析与解】把两个等式左边与右边分别相加，就可以得到一个新的等式：○×2=12。○和△就容易求出来了。

把两个等式相加： ○＋△＝10 + ○－△＝2

○×2＝12 因为○×2＝12，所以○＝12÷2＝6

因为○＋△＝10，所以△＝10－6＝4

注：同学们观察两个算式后，确定相加抵消相同部分后，可以得到只含有一个未知量“○”的新算式，便于我们解答问题。

例2、已知：□＋□＋△＝12 □＋□＋△＋△＋△＝24

求：□=？ △=?

【分析与解】分别给两个等式标记（1）和（2），第（2）道等式比第（1）道多12,恰好多出了两个“△”，所以，用第