编写真值表的VHDL程序

逻辑函数真值表生成程序设计报告

一．问题：

设计一个能生成具有13个输入逻辑变量的逻辑函数真值表生成程序。

二．原理：

逻辑函数(logical function)是数字电路（一种开关电路）的特点及描述工具，输入、输出量是高、低电平，可以用二元常量(0，1)来表示，输入量和输出量之间的关系是一种逻辑上的因果关系。仿效普通函数的概念，数字电路可以用逻辑函数的的数学工具来描述。

真值表是表征逻辑事件输入和输出之间全部可能状态的表格。

列出命题公式真假值的表。通常以1表示真，0 表示假。命题公式的取值由组成命题公式的命题变元的取值和命题联结词决定，命题联结词的真值表给出了真假值的算法。

真值表是在逻辑中使用的一类数学表，用来确定一个表达式是否为真或有效。 (表达式可以是论证；就是说，表达式的合取，它的每个结合项(conjunct)都是最后要做的结论的一个前提。)

三．测试结果：

四．附录（代码）： #include #include

#define MAXNUM 100 //栈最大元素个数

#define MAXEXP 30 //允许用户输入的表达式最大字符数 #include \#include \

const c

“离散数学”实验报告

（求给定命题公式的真值表并根据真值表求公式的主范式）

专 业 网络工程 班 级 1202班 学 号 12407442 姓 名 张敏慧

2013.12.14

目录

一.实验目的 ....................................................... 3 二.实验内容???????????????????????????.3

求任意一个命题公式的真值表 .............................................................................. 3

三.实验环境 ....................................................... 3 四. 实验原理和实现过程（算法描述） ............................ 3

1.实验原理 ..................................................................................................

“离散数学”实验报告

（求给定命题公式的真值表并根据真值表求公式的主范式）

专 业 网络工程 班 级 1202班 学 号 12407442 姓 名 张敏慧

2013.12.14

目录

一.实验目的 ....................................................... 3 二.实验内容???????????????????????????.3

求任意一个命题公式的真值表 .............................................................................. 3

三.实验环境 ....................................................... 3 四. 实验原理和实现过程（算法描述） ............................ 3

1.实验原理 ..................................................................................................

如题所示，本文是使用VHDL语言编写的IIC 总线的24C02的读写例程，程序加了中文注释便于想我一样的初学者理解，写使用的写一个字节，读使用的随机读，具体参考24c02的手册

library IEEE;

use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all;

entity iic_com is port( clk: in STD_LOGIC; rst_n: in STD_LOGIC; sw1_en: in STD_LOGIC; --读使能 sw2_en: in STD_LOGIC; --写使能 scl: out STD_LOGIC; sda: inout STD_LOGIC; dis_data: out STD_LOGIC_VECTOR (7 downto 0) );

end entity iic_com;

architecture iic_communication of iic_com is signal sw_state: STD_LOGIC; signal cnt

离散逻辑学实验

班级：10电信实验班 学号：Q10600132 姓名：王彬彬 一、实验目的

熟悉掌握命题逻辑中的联接词、真值表、主范式等，进一步能用它们来解决实际问题。

二、实验内容

1. 从键盘输入两个命题变元P和Q的真值，求它们的合取、析取、条件和双条件的真值。（A）

2. 求任意一个命题公式的真值表（B，并根据真值表求主范式（C））

三、实验环境

C或C＋＋语言编程环境实现。

四、实验原理和实现过程（算法描述）

1.实验原理

（1）合取：二元命题联结词。将两个命题P、Q联结起来，构成一个新的命题P∧Q, 读作P、Q的合取, 也可读作P与Q。这个新命题的真值与构成它的命题P、Q的真值间的关系为只有当两个命题变项P = T, Q = T时方可P∧Q =T, 而P、Q只要有一为F则P∧Q = F。这样看来，P∧Q可用来表示日常用语P与Q, 或P并且Q。

（2）析取：二元命题联结词。将两个命题P、Q联结起来，构成一个新的命题P∨Q, 读作P、Q的析取, 也可读作P或Q。这个新命题的真值与构成它的命题P、Q的真值间的关系为只有当两个命题变项P = F, Q = F时方可P∨Q =F, 而P、Q只要有一为T则P∨Q = T。这样看来，P∨Q可用

离散数学实验报告

专业班级：12级计算机本部一班 姓名：鲍佳珍 学号： 201212201401016 实验成绩： 1．【实验题目】

命题逻辑实验三

2．【实验目的】

加深对五个基本联结词（否定、合取、析取、条件、双条件）的理解、掌握利用基本等价公式化简公式的方法。

3．【实验内容】

用化简命题逻辑公式的方法设计一个表决开关电路。

4、【实验要求】

C或C＋＋语言编程实现

5. 【算法描述】

（1）写出5人表决开关电路真值表，从真值表得出5人表决开关电路的主合取

公式（或主析取公式），将公式化简成尽可能含五个基本联结词最少的等价公式。 （2）上面公式中的每一个联结词是一个开关元件，将它们定义成C语言中的函数。

（3）输入5人表决值（同意为1，不同意为0），调用上面定义的函数，将5人表决开关电路真值表的等价公式写成一个函数表达式。

（4）输出函数表达式的结果，如果是1，则表明表决通过，否则表决不通过。

6. 【源程序（带注释）】 #include

int show(int a,int b,int c,int d,int e);//声明一个函数 int main() {

int a,b,c,d,e;

in

实 验 报 告

2011年--------2012年 第2学期

课 程： 数字电子技术 专业班级： 电子1132 姓 名： 王依鹏 学 号： 2011705210 成 绩： 指导教师： 毕万新

大连工业大学职业技术学院机电工程系

非门 A B 0 1 1 0

或非门 A B C 0 0 1 0 1 0 1 0 0 1 1 0

或门 A B C 0 0 0 0 1 1 1 0 1 1 1 1

三态门（图一）

离散数学实验报告

专业班级：12级计算机本部一班 姓名：鲍佳珍 学号： 201212201401016 实验成绩：

1．【实验题目】

命题逻辑实验二

2．【实验目的】

熟悉掌握命题逻辑中真值表，进一步能用它们来解决实际问题。

3．【实验内容】

求任意一个命题公式的真值表

4、【实验要求】

C或C＋＋语言编程实现

5. 【算法描述】

1.实验原理

真值表:表征逻辑事件输入和输出之间全部可能状态的表格。列出命题公式真假值的表。通常以1表示真，0 表示假。命题公式的取值由组成命题公式的命题变元的取值和命题联结词决定，命题联结词的真值表给出了真假值的算法。 真值表是在逻辑中使用的一类数学表，用来确定一个表达式是否为真或有效。

2.实验过程

首先是输入一个合理的式子，生成相应真值表，然后用函数运算，输出结果：要求可生成逻辑非、合取、析取、蕴含、双条件表达式的真值表，例如： 输入 !a

输出真值表如下：

a !a

0 1

1 0

输入a&&b

输出真值表如下：

a b a&&b

0 0 0

0 1 0

1 0 0

1 1 1

输入a||b

输出真值表如下：

1.Songer顶层文件模块:

LIBRARY IEEE; -- 硬件演奏电路顶层设计 USE IEEE.STD_LOGIC_1164.ALL;

ENTITY Songer IS

PORT ( CLK4MHZ : IN STD_LOGIC; --音调频率信号 CLK8HZ : IN STD_LOGIC; --节拍频率信号 pause: IN STD_LOGIC;

CODE1 : OUT STD_LOGIC_VECTOR (3 DOWNTO 0);-- 简谱码输出显示 HIGH1 : OUT STD_LOGIC; --高8度指示 SPKOUT : OUT STD_LOGIC );--声音输出 END;

ARCHITECTURE one OF Songer IS COMPONENT NoteTabs

PORT ( clk

mathematics

Basic Matrix Operations

>> a=[1 2 3 4 5]生成矩阵； >> b=a+2矩阵加上数字 >> plot(b)画三点图 >> grid on生成网格 >> bar(b)生成条状图

>> xlabel('sample#') 给X轴加标注 >> ylabel('pound') 给Y轴加标注 >> title('bar plot')加标题 >> plot(b,'*')用*表示点

>> axis([0 10 10 20 0 20])各个轴的范围 >> A = [1 2 0; 2 5 -1; 4 10 -1] >> B=A'转置 >> C=A*B矩阵相乘 >> C=A.*B数组相乘 >> X=inv(A)逆 >> I=inv(A)*A单位矩阵 >> eig(A)特征值

>> svd(A) the singular value decomposition. 奇异值分解

>> p = round(poly(A))生成特征多项式的系数 >> roots(p) 特征多项式的根，即矩阵的特征值 >> q = conv(p,p) 向量的卷积 >> r = conv(p,q) 再向量的卷积 >