基于VHDL的数字频率计设计实例
“基于VHDL的数字频率计设计实例”相关的资料有哪些?“基于VHDL的数字频率计设计实例”相关的范文有哪些?怎么写?下面是小编为您精心整理的“基于VHDL的数字频率计设计实例”相关范文大全或资料大全,欢迎大家分享。
基于VHDL的数字频率计设计 - 图文
常州信息职业技术学院
学生毕业设计(论文)报告
系 别: 电子与电气工程学院 专 业: 电子信息工程技术 班 号: 学 生 姓 名: 学 生 学 号: 设计(论文)题目: 基于VHDL的数字频率计设计 指 导 教 师: 朱幼娟 设 计 地 点: 常州信息职业技术学院 起 迄 日 期: 2011.9.1~2011.10.31
常州信息职业技术学院电子与电气工程学院 毕业设计论文
毕业设计(论文)任务书
专业 电子信息工程技术 班级 姓名
一、课题名称: 基于VHDL的数字频率计设计 二、主要技
利用VHDL的设计数字频率计
武汉理工大学《能力拓展训练》设计说明书
目 录
第一章 概述 ............................................. 1
1.1 设计概述 .................................................... 1 1.2设计内容..................................................... 1 1.3 设计原理 .................................................... 1 1.4 设计功能 .................................................... 2
第二章 技术与开发工具.................................... 3
2.1 VHDL简介.................................................... 3 2.2 MAX+PLUSⅡ .................................................. 5
第三章 系统分析 ...
基于VHDL的简易数字频率计的设计与实现
针对复杂大规模可编程器件的特点,提出了一种新的数字频率计的实现方法。在MAXPLUSII开发软件环境下,采用硬件编程语言VHDL,实现了数字频率计的设计。经过仿真,并下载验证。能够实现测频功能。
维普资讯
—
D s g n e 1 z t o f D g t 1 r q e c e e a e o H L e i n a d R a i a i n o i i a F e u n y M t r B s d n V D曾任贤’李少义。Z ng en an Li e R xi Sh yi ao
( .昌工程学院电气与电子工程系,江西南昌 3 0 9;2江西赣江职业技术学院电子工程系,江西南昌 3 0 0 ) 1南 309 . 3 18( .e a t e t o l c r c l a d E e t o i s E g n e i g a c a g I s i u e o e h o o y i n x 1 D p r m n f E e t i a n l c r n c n i e r n,S n h n n t t t f T c n l g,J a g i N n h n 3 0 9;2 D p r
数字频率计设计
毕业设计论文 数字频率计设计
【摘要】:
在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。电子计数器测频有两种方式:一是直接测频法,即在一定闸门时间内测量被测信号的脉冲个数;二是间接测频法。如周期测频法。直接测频法适用于高频信号的频率测量,间接测频法适用于低频信号的频率测量。本文阐述了基于VHDL语言设计了一个简单的数字频率计的过程。
【关键字】: 数字频率计、信号、周期
I
Abstract 毕业设计论文
【Abstract】:
Be one of the most fundamental parameter in electron techn
数字频率计设计
毕业设计论文 数字频率计设计
【摘要】:
在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。电子计数器测频有两种方式:一是直接测频法,即在一定闸门时间内测量被测信号的脉冲个数;二是间接测频法。如周期测频法。直接测频法适用于高频信号的频率测量,间接测频法适用于低频信号的频率测量。本文阐述了基于VHDL语言设计了一个简单的数字频率计的过程。
【关键字】: 数字频率计、信号、周期
I
Abstract 毕业设计论文
【Abstract】:
Be one of the most fundamental parameter in electron techn
基于FPGA的数字频率计的设计
基于FPGA的数字频率计的设计
学生专业:
学生姓名: 指导教师:
摘要
数字频率计是近代电子技术领域的重要测量工具之一,同时也是其它许多领域广泛应用的测量仪器。它在规定的基准时间内把测量的脉冲数记录下来,换算成频率并以数字形式显示出来。在许多测量方案以及测量结果中都会涉及到频率测量的相关问题,频率精确测量的重要性显而易见。
本设计在了解频率计的基本原理的基础上,基于直接测频法的测试手段,即在一定闸门时间内测量被测信号的脉冲个数;设计频率计的测量范围为1Hz-99.99MHz。将设计分为六个模块,即顶层模块,分频模块,计数模块,单位选择模块,数码管位选模块,转换模块。
采用硬件描述语言Verilog HDL编写了各个模块的代码,并且利用Quartus II软件平台进行了功能的仿真,从而完成输入被测频率,通过选择不同档位,精确输出测量值,达到了预期目标。
关键词 数字频率计;直接测频法;Verilog HDL;Quartus II
I
Abstract
Digital frequency meter modern electronic technology is one of t
基于FPGA的数字频率计的设计
基于FPGA的数字频率计的设计
学生专业:
学生姓名: 指导教师:
摘要
数字频率计是近代电子技术领域的重要测量工具之一,同时也是其它许多领域广泛应用的测量仪器。它在规定的基准时间内把测量的脉冲数记录下来,换算成频率并以数字形式显示出来。在许多测量方案以及测量结果中都会涉及到频率测量的相关问题,频率精确测量的重要性显而易见。
本设计在了解频率计的基本原理的基础上,基于直接测频法的测试手段,即在一定闸门时间内测量被测信号的脉冲个数;设计频率计的测量范围为1Hz-99.99MHz。将设计分为六个模块,即顶层模块,分频模块,计数模块,单位选择模块,数码管位选模块,转换模块。
采用硬件描述语言Verilog HDL编写了各个模块的代码,并且利用Quartus II软件平台进行了功能的仿真,从而完成输入被测频率,通过选择不同档位,精确输出测量值,达到了预期目标。
关键词 数字频率计;直接测频法;Verilog HDL;Quartus II
I
Abstract
Digital frequency meter modern electronic technology is one of t
简易数字频率计的设计
摘 要
本文对基于单片机的数字频率计系统进行了研究。
首先在绪论中介绍了本课题的课题背景、研究意义及完成的功能。本系统是以单片机的基本语言C语言来进行软件设计,51的编程语言常用的有二种,一种是汇编语言,一种是C 语言。汇编语言的机器代码生成效率很高但可读性却并不强,复杂一点的程序就更是难读懂,而C 语言在大多数情况下其机器代码生成效率和汇编语言相当,但可读性和可移植性却远远超过汇编语言,而且C 语言还可以嵌入汇编来解决高时效性的代码编写问题。综合以上C 语言的优点,我在编写本系统程序时选择了C 语言。正文中首先介绍了系统的总体设计思路,然后简单描述系统硬件工作原理,且附以系统硬件设计框图;接着具体描述了系统的软、硬件设计,仿真结果,误差分析;最后对本次设计做出了简单的总结、并且提出一些教学建议,文档还附上了本次系统设计的电路原理图、PCB图及元器件清单。
本文撰写的主导思想是软、硬件相结合,以硬件为基础,来进行各功能模块的编写。
关键词:单片机;编程;系统设计
1
ABSTRACT
In this paper, based on single chip digital frequency meter systems were st
基于verilog语言的数字频率计设计
实验五 数字频率计设计
一、实验目的
1、掌握简单的时序控制电路设计方法;
2、进一步掌握复杂数字电路设计中的层次设计方法; 3、掌握数字频率计的原理与设计方法;
二、硬件、软件要求
计算机、EDA实验箱、MAX+plus II软件,下载电缆
三、实验内容及实验原理 1、数字频率计原理:
1)系统组成框图如图1.5.1所示:
8位七段数码管模块 clkenclken a~g clr clr 测频时八位十数据 动态扫描 序控制 寄存器 显示电路 进制计sel2 数器 sel1 lock sel0 lock clk clk
800Hz时钟输入 分频器
8Hz时钟输入 fx被测信号输入
图1.5.1 频率计组成框图
其中,8位七段数码管模块为实验箱上电路模块,电路中有3-8译码器,故位选信号为3位二进制顺序编码;动态扫描显示电路可利用实验三的设计文件;数据寄存器是由32个D触发器构成,每四个为一组,每组保存一个BCD码,其时钟信号由测频时序控制模块提供,在本实验中需自行设计;八位十进制计数器模块可利用实验四的设计文件;测频时序控制模块在本实验中需要自行设计;分频器是将输入的800Hz显
简易数字频率计设计
现代电子系统课程设计__
现代电子系统——简易数字频率计设计
河南科技大学
课程设计说明书
课程名称__现代电子系统课程设计__
题目__简易数字频率计设计___
学院__电子信息工程学院___
班级__电信科082班___
学生姓名__张凡凡_______
指导教师__齐晶晶,张雷鸣_____
日期__2011,12,16_______
1
现代电子系统课程设计__
现代电子系统——简易数字频率计设计
课程设计任务书
(指导教师填写)
课程设计名称现代电子系统课程设计学生姓名张凡凡专业班级电信科082 设计题目简易数字频率计设计_一、课程设计目的
掌握高速AD的使用方法;
掌握频率计的工作原理;
掌握GW48_SOPC实验箱的使用方法;
了解基于FPGA的电子系统的设计方法。
二、设计内容、技术条件和要求
设计一个具有如下功能的简易频率计。
(1)基本要求:
a.被测信号的频率范围为1~20kHz,用4位数码管显示数据。
b.测量结果直接用十进制数值显示。
c.被测信号可以是正弦波、三角波、方波,幅值1~3V不等。
d.具有超量程警告(可以用LED灯显示,也可以用蜂鸣器报警)。
e.当测量脉冲信号时,能显示其占空比(精度误差不大于1%)。
(2)发挥部分
a.修改设计,实现自动切换量程。
b.构思方案