设计模7同步计数器

实验二 模可变计数器设计

一、 实验目的

(1) 掌握关于简单数字电路的设计和静态数码管的设计。 （2）熟悉VHDL中进程语句的使用。 （3）掌握数码管的显示。 二、 实验内容与要求

（1） 设计设置一位控制位M，要求M=0：模23计数；M=1：模109计数。 （2） 计数结果用静态数码管显示，显示BCD码。 （3） 给出此项设计的仿真波形。

三、设计原理

（1）计数器能够计数的前提就是在使能端有效时，因此设计了en作为输入信号。

（2）计数器应该还要有异步清零端，因此设计了rst作为一个输入信号。另外因为这是模可变的计数器，因此还需要m作为一个输入信号控制计数的模

（3）计数器的基本工作原理是在CP:时钟脉冲输入端，每个上升沿到来时，计一个数，即自身加一，因此设计了计数的变量mmm

（4）若是X模，则应该在小于X时计数，一旦记到X时，应该输出一个进位，因此需要设计一个变量limit作为参量，只有在小于limit时才可以计数，否则就应该清零。又由于在模切换时，要求只要小于22或108就可以计数，因此limit要赋予不同的值(由m控制)，且在是否执行加一前进行判断。

（5）因为一个静态数码管需要四位输出，最大计数是108，要用

5.4.1 同步时序逻辑电路的设计方法1.同步时序逻辑电路的设计步骤 (1)根据设计要求，设定状态，导出对应状态图或状态表。 根据设计要求，设定状态，导出对应状态图或状态表。 (2)状态化简。消去多余的状态，得简化状态图(表)。 状态化简。消去多余的状态，得简化状态图( 状态分配，又称状态编码。 (3)状态分配，又称状态编码。即把一组适当的二进制代码分配给 简化状态图(表)中各个状态。 简化状态图( 中各个状态。 (4)选择触发器的类型。 选择触发器的类型。 根据编码状态表以及所采用的触发器的逻辑功能， (5)根据编码状态表以及所采用的触发器的逻辑功能，导出待设计 电路的输出方程和驱动方程。 电路的输出方程和驱动方程。 (6)根据输出方程和驱动方程画出逻辑图。 根据输出方程和驱动方程画出逻辑图。 (7)检查电路能否自启动。 检查电路能否自启动。

2.同步计数器的设计举例例： 设计一个同步5 设计一个同步5进制加法计数器S0 S1 S2

(1)根据设计要求，设定状态， (1)根据设计要求，设定状态， 画出状态转换图。该状态图不须化简。 画出状态转换图。该状态图不须化简。 (2)状态分配，列状态转换编码表。 状态分配，列状态转换编码表。 状态转换编码

5.4.1 同步时序逻辑电路的设计方法1.同步时序逻辑电路的设计步骤 (1)根据设计要求，设定状态，导出对应状态图或状态表。 根据设计要求，设定状态，导出对应状态图或状态表。 (2)状态化简。消去多余的状态，得简化状态图(表)。 状态化简。消去多余的状态，得简化状态图( 状态分配，又称状态编码。 (3)状态分配，又称状态编码。即把一组适当的二进制代码分配给 简化状态图(表)中各个状态。 简化状态图( 中各个状态。 (4)选择触发器的类型。 选择触发器的类型。 根据编码状态表以及所采用的触发器的逻辑功能， (5)根据编码状态表以及所采用的触发器的逻辑功能，导出待设计 电路的输出方程和驱动方程。 电路的输出方程和驱动方程。 (6)根据输出方程和驱动方程画出逻辑图。 根据输出方程和驱动方程画出逻辑图。 (7)检查电路能否自启动。 检查电路能否自启动。

2.同步计数器的设计举例例： 设计一个同步5 设计一个同步5进制加法计数器S0 S1 S2

(1)根据设计要求，设定状态， (1)根据设计要求，设定状态， 画出状态转换图。该状态图不须化简。 画出状态转换图。该状态图不须化简。 (2)状态分配，列状态转换编码表。 状态分配，列状态转换编码表。 状态转换编码

一、 设计任务要求

设计光电计数器，实现无接触计数，主要用于工厂生产线工件

计数。可采用遮光式光电传感器或者反射式光电传感器，要求使用红外发光二极管、光电管检测，要求光电发射管和接收管有30mm以上的间距，在制作实物可用导线引出长度，用LED数码显示器来显示0-999的范围计数，当数字超出999时，能够发出报警，并且能在报警后延时3秒钟自动关闭报警并自动重新计数同时可以手动清除报警，能够实现无接触计数，独立设计光电计数器电路原理图（包含电源部分），画出完整的电路原理图（包含电源部分）和PCB板图，查找资料，要求做出实物，可以使用万用板制作实物，独立完成。

二、方案设计

1、 方案

以89C51为核心的计数电路 基于单片机的光电计数器，使用89C51单片机，电路简单，需要编写程序，可通过编程实现各种各样的算术算法和逻辑控制，而且体积小，硬件实现简单，安装方便，可实现数码显示和键盘设定等多种功能。 采用遮光式光电传感器，将红外发光管与光电接收管相对安放，每当物体通过一次，红外光就被遮挡一次，光电接收管的输出电压就发生一次变化，这个变化的电压信号通过放大和处理后，形成计数脉冲，通过光电隔

- 1 -

离耦合并行输入至89C5

摘要

随着电子技术的飞速发展，数码产品越来越深受广大消费者的喜爱，数字电子有着非常远大的前景。

数字电子技术已经成为新技术发展的一个重要标志，数字电子技术的普及，尤其是微计算机的迅速发展和应用，使数字电子技术进入了一个新阶段。它不仅广泛的用于现代数字通讯雷达、自动控制、航天控制、遥测、遥控、数字计算机、数字测量仪表、医疗设备等各个科学领域；而且进入了千家万户的日常生活。因此：数字电子技术将对人类文明，人类迈向信息社会起着重大作用。

Abstract

With the high-speed development of electron technology, numerals products are given more and more popularity by the most consumers. Digital electronics has very long-range prospect.

Digital electronic technology has already become an important sign of new technical development. The popularization o

实验名称

模8计数器

姓名：xxx 班级：xxx

学号：xxxxx 报告日期：xxxxxx

1.实验目的

练习在modelsim下编写verilog程序，熟悉modelsim运行过程，并学会用verilog编写一个模八计数器。

2.实验任务

编写一个模值为八的计数器的功能模块实现模为八带清零端的（异步清零）；并且编写一激励模块来测试该模块。

3.实验内容及步骤

3.1 实验内容

编写模8计数器模块及激励模块 3.2 本次所实现的功能描述

模8计数器有两个输入端，分别为 clock （时钟控制输入端），和clear（异步清零端），一个输出端Q用来周期性的显示。

Clock:时钟信号，当上升沿到来时，计数器自动加一。 Clear:异步清零端，低电平到来时计数器自动清零。 Q:输出端，从000-111共八个状态。

3.3 本次实验的设计方案

带有异步清零端的模8计数器共有8个状态，所以输出端Q只需要三位（从000----111）共八个状态。还需要一个输入端（clock）来输入时钟信号，另一个输入端（clear）来输入清零信号。 模8计数器的状态转移图如下：

000 001 010 011 111 110 101 100

目 录

1引言 ........................................................................................................................................ 2 2 设计内容及要求 .................................................................................................................... 2

2.1基本内容 ..................................................................................................................... 2 2．2提高要求 ..................................................................................................................

基于MSI芯片74160设计模为100的计数器

1、实验目的：

基于MSI芯片74160，利用QuartusII软件设计并实现一个计数器的逻辑功能，通过电路的仿真和硬件验证，进一步了解计数器的特性和功能。

2、实验原理：

利用集成计数器MSI芯片的清零端和置数端实现归零，可以按自然态序进行计数的N进制计数器的方法。集成计数器中，清零、置数均采用异步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零端采用异步方式、置数端采用同步方式的有74LS161、74LS160。

74161/74160功能真值表 输入 CLRN LDN ENT ENP CP D 0 1 1 1 1 X 0 1 1 1 X X 1 0 X X X 1 X 0 X ↑ ↑ X X X D X X X C X C X X X B X B X X X A X A X X X 输出 QD QC 0 D 0 C QB 0 B QA 0 A RCO 0 0 步进计数 保持 保持

EDA课程设计

工程名称专业班级学生姓名指导教师

基于FPGA地计数器地设计

通信102班

青瓜

2013年 5 月28 日

摘 要

本课程设计要完成一个1 位十进制计数器地设计.计数器是大规模集成电路中运用最广泛地结构之一.在模拟及数字集成电路设计当中, 灵活地选择与使用计数器可以实现很多复杂地功能, 可以大量减少电路设计地复杂度和工作量.讨论了一种可预置加减计数器地设计, 运用Ver ilog H DL 语言设计出了一种同步地可预置加减计数器, 该计数器可以根据控制信号分别实现加法计数和减法计数, 从给定地预置位开始计数, 并给出详细地 VerilogHDL 源代码.最后, 设计出了激励代码对其进行仿真验证, 实验结果证明该设计符合功能要求, 可以实现预定地功能.

关键词：计数器；VerilogHDL；QuartusⅡ；FPGA；

Abstract

This course is designed to complete a

实验报告

实验名称：

实用数字电子设计基础

计数器加译码器设计和基于LPM宏模块的计数器设计

实验目的：初步掌握Quartus II基于LPM宏模块的设计流程与方法并由此引出基于LPM模块的许多其他实用数字系统的自动设计技术。 实验内容：

根据教材175页8.5节的流程，利用Quartus II完成基于LPM宏模块的计数器设计编辑和仿真测试等步骤，给出仿真波形。

在实验系统上硬件测试，验证此设计的功能并进行解说。对于引脚锁定以及硬件下载测试。

计数器加译码器设计

（1）程序输入： dec17s程序：

module dec17s(a,led7s); input [3:0] a; output [6:0] led7s; reg [6:0] led7s; always @(a) case(a)

4'b0000: led7s <= 7'b0111111; 4'b0001: led7s <= 7'b0000110; 4'b0010: led7s <= 7'b1011011; 4'b0011: led7s <= 7'b1001111; 4'b0100: led7s <= 7'b1100110; 4'b0101: led7s <= 7'b1101101; 4'b0110: led7s <= 7'b1111101; 4'b0111: led7s <= 7'b0000111; 4'b1000: led7s <= 7'b1111111; 4'b1001: led7s <= 7'b1101111;

4'b1010: led7s <= 7'b1110111; 4'b1011: led7s <= 7'b1111100; 4'b1100: led7s <= 7'b0111001; 4'b1101: led7s <= 7'b1011110; 4'b1110: led7s <= 7'b1111001; 4'b1111: led7s <= 7'b1110001; default: led7s <= 7'b0000000; endcase endmodule

count的程序：

module count(en,clk,clr,cout,outy); input en,clk,clr; output [3:0]outy; output cout; reg [3:0]outy;

always @