MIPS指令集体系结构

MIPS CPU 体系结构概述 http://www.xtrj.org/mips/ 陈怀临

1。序言

本文介绍MIPS体系结构，着重于其寄存器约定，MMU及存储管理，异常和中断处理等等。

通过本文，希望能提供一个基本的轮廓概念给对MIPS CPU及之上OS有兴趣的读者。

并能开始阅读更详细的归约(SPECIFICATION)资料。

MIPS是最早的，最成功的RISC(Reduced Instruction Set Computer)处理 器之一，起源于Stanford Univ的电机系. 其创始人 John L. Hennessy在1984年在硅谷创立

了MIPS INC. 公司(www.mips.com)。John L. Hennessy目前是Stanford Univ. 的校长。在此之前，他是 Stanford电子工程学院的Dean。CS专业的学生都知道两本著名的书： “Computer Organization and Design : The Hardware/Software Interface” 和 ”Computer Architecture : A Quantitative Approach“。其

MIPS CPU 体系结构概述 http://www.xtrj.org/mips/ 陈怀临

1。序言

本文介绍MIPS体系结构，着重于其寄存器约定，MMU及存储管理，异常和中断处理等等。

通过本文，希望能提供一个基本的轮廓概念给对MIPS CPU及之上OS有兴趣的读者。

并能开始阅读更详细的归约(SPECIFICATION)资料。

MIPS是最早的，最成功的RISC(Reduced Instruction Set Computer)处理 器之一，起源于Stanford Univ的电机系. 其创始人 John L. Hennessy在1984年在硅谷创立

了MIPS INC. 公司(www.mips.com)。John L. Hennessy目前是Stanford Univ. 的校长。在此之前，他是 Stanford电子工程学院的Dean。CS专业的学生都知道两本著名的书： “Computer Organization and Design : The Hardware/Software Interface” 和 ”Computer Architecture : A Quantitative Approach“。其

MIPS 体系结构介绍张福新

MIPS CPU的发展 MIPS I– 1987 MIPS R2000(16MHZ) – 1990 MIPS R3000(33MHZ) – 1990 IDT R3051(20MHZ)

MIPS III– – – – 1991 MIPS R4000 (100MHZ) 1993 IDT/QED R4600(100MHZ) 1993 MIPS R4400(150MHZ) 1995 NEC/MIPS Vr4300(133MHZ)

MIPS IV– 1996 MIPS R10000 (200MHZ) – 1996 SGI/QED R5000(200MHZ)

MIPS 体系结构特点(1) 定长指令(32bit) 32个通用寄存器(寄存器0恒为0) 三操作指令格式(两个源一个目标) 无条件码 只有load/store指令访存 单一寻址模式 Load/store要求对齐 跳转指令范围限制: 绝对跳转256M,相 对跳转128K 乘除法专用hi,lo寄存器

MIPS 体系结构特点(2) 没有字节或者半字运算指令 没有特殊的栈支持– ABI

最小化的过程调用支持– 跳转并联接指令 jal,j

班 级 学 号 姓 名

总2010 －2011 学年第 2 学期

分 课程名称：计算机体系结构

得分 一．填空题（每小题 1 分，共 15 分） 1. 计算机系统结构是指由 程序员 所看到的计算机的属性，即 和功能特性。

2. Amdahl定律的一个重要推论是，如果只针对整个任务的一部分进行优

化，那么所获得的加速比不大于 1/(1-可改进比例) 。 3. 软件兼容是指同一个软件可以不加修改地运行于体系结构 相同的各档机器上，它们获得的 结果 一样，差别只在于 运行时间 不同。

4.CPU中用于存储操作数的3种存储单元分别为堆栈、 累加器 和 寄存器 。

5. DLX指令有3种指令格式，分别是I类型指令、 R类型 指令和 J类型 指令。

6．流水线中的相关分为数据相关、 结构相关 和 控制相关 三类。 7. Cache主要是为解决主存 速度 满足不了要求而提出来的，而虚拟存储器主要是为解决主存 容量 满足不了要求而提出来的。

8. 增加Cache块大小可以降低 强制性 失效，但同时也会增大 冲突性 失效。 得分 二．选择题（

《高级计算机体系结构》实验

实验1 简单CPU设计

一．实验目的

设计实现简单CPU，熟悉并掌握指令结构，利用verilog编写各个子模块。

二．实验原理 1.CPU设计

CPU概念设计如图1所示：

图1

2.指令集

（1）本实验设计一个可以运行4条指令的简单CPU （2）指令格式：opcode（2 bit）＋ addr（6 bit） （3）具体4条指令如表1： 表1 指令结构 Inst Op Addr Operation ADD AND INC JMP 00 01 10 11 XXXXXX XXXXXX XXXXXX XXXXXX 加 法： AC<-AC+M[Addr] 逻辑与： AC<-AC^M[Addr] 加 1： AC<-AC+1 跳 转： PC<-Addr 3.寄存器组织

（1）累加器（AC）

a．提供ADD，AND操作的一个操作数

b．存放ADD，AND操作的结果

（2）用户不可见寄存器

a．地址寄存器（AR）：6bit，提供访问存储器单元地址

《高级计算机体系结构》实验

b．程序计数器（PC）：6bit，存放下一条指令在存储器单元中的地址 c．数据寄存器（DR）：8bit，存放从访问存储器单元的内容 d．指令寄存器（IR）：2bit，存放当前取出的指令的操作码部分

4.指令的执行

指令的执行过程如图2：

图2

（1）取指

FETCH1: AR<- PC

FETCH2: D

以下内容集合了网上收集的硬件知识、本人的安装使用体会，以及跟帖中各位提供的理论或经验，本人在此汇总整理。注意，仅仅针对64位CPU，希望对大家有所帮助。

就硬件层面，现在CPU的地址总线、芯片组BIOS等基本上已经对4GB以上容量的内存提供了良好支持。目前，对大内存的使用，系统的内存寻址能力、使用机制才是关键。

一、32位windows系统使用内存的限制

参考此文：

http://www.shineblog.com/user1/16922/archives/2008/986614.shtml

x86的32架构允许的最大内存寻址空间为4GB，如果想要32位系统支持4GB以上内存寻址空间的话，就要用PAE的特殊内核，采用特殊方式访问，但是系统效率会比原生的64位系统低。即使32位系统显示出4G内存，也发挥不出4G内存的能量，2G和4G是差不多的。

PAE-----Intel Physical Address Extension（物理地址扩展），是36位内存寻址模式，允许32系统寻址能力超过4GB。PAE需要适当的硬件和操作系统支持。处理器为Intel Pentium Pro以上，操作系统支持Windows NT 4.0企业版，Wi

软件体系结构

姓 名：学 号：班 级：院 系：日 期：任课教师：课程报告

陈鹏 软件1W 计算机工程学院 陈晓平

10144103 10 2012.11.18

目录

1 引言............................................................................................................................ 2 1.1编写目的 .........................................................................................

软件体系结构

姓 名：学 号：班 级：院 系：日 期：任课教师：课程报告

陈鹏 软件1W 计算机工程学院 陈晓平

10144103 10 2012.11.18

目录

1 引言............................................................................................................................ 2 1.1编写目的 .........................................................................................

目前PCIe总线规范,依然在迅猛发展,但并不是所有PCIe设备都支持这些在PCIe总线的最新规范中提及的概念。一般说来,PCIe总线规范提出的新的概念,最先在x86处理器系统的Chipset和Intel设计的PCIe设备中出现。

PCIExpress体系结构导读

PCIExpress体系结构导读......................................................................................................1

前言...................................................................................................................................2

第I篇................................................................................................................................4

PCI体系结构概述.....

DNS体系结构

目录

目录 ........................................................................................................................................... 1 浅谈DNS体系结构：DNS系列之一 ...................................................................................... 2 详解DNS的常用记录（上）：DNS系列之二 .................................................................... 13 详解DNS的常用记录（下）：DNS系列之三 .................................................................... 28 配置DNS辅助服务器：DNS系列之四 ...........................................................