中规模集成电路应用实验报告

集成电路实验报告

班级：

姓名：

学号：

指导老师：

实验一：反相器的设计及反相器环的分析

一、实验目的

1、学习及掌握cadence图形输入及仿真方法； 2、掌握基本反相器的原理与设计方法；

3、掌握反相器电压传输特性曲线VTC的测试方法；

4、分析电压传输特性曲线，确定五个关键电压 VOH 、 VOL 、 VIH 、 VIL 、 VTH 。 二、实验内容

本次实验主要是利用 cadence 软件来设计一基本反相器(inverter)，并利用 仿真工具 Analog Artist(Spectre)来测试反相器的电压传输特性曲线(VTC,

Voltage transfer characteristic curves)，并分析其五个关键电压:输出高电平 VOH 、输出低电平 VOL 、输入高电平 VIH 、输入低电平 VIL 、阈值电压 VTH 。 三、实验步骤

1.在cadence环境中绘制的反相器原理图如图所示。

2.在Analog Environment中，对反相器进行瞬态分析(tran)，仿真时间

计数、译码、显示电路实验

一、实验器材（设备、元器件）:

1，数字、模拟实验装置（1台）； 2，数字电路实验板（1块）；

3，74LS90、74LS00芯片（各一片）； 4，函数信号发生器（1台）。

二、实验内容及目的：

1，熟悉和测试74LS90的逻辑功能；

2，运用中规模集成电路组成计数、译码、显示电路。

三、实验步骤：

1、利用数字电路实验装置测试74LS90芯片的逻辑功能 异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：

异步：

输入 R0(1) R0(2) 输出

S9(1) S9(2) QA QB QC QD 1 1 X 1 1 X 0 X 1 X 0 1 0 0 1 0 0 0 0 0 0 0 0 置0 1 置9 同步：满足R0(1)?R0(2)?1，Sq(1)?Sq(2)?1时：

①CP1=CP，CP2=0时：二进制计数； ②CP1=0，CP2=CP时：五进制计数；

③CP1=CP，CP2=QA时：8421码二进制计数； ④CP1=QD,CP2=CP时：5421码十进制计数。

插好74LS90芯片，连好电源和

计数、译码、显示电路实验

一、实验器材（设备、元器件）:

1，数字、模拟实验装置（1台）； 2，数字电路实验板（1块）；

3，74LS90、74LS00芯片（各一片）； 4，函数信号发生器（1台）。

二、实验内容及目的：

1，熟悉和测试74LS90的逻辑功能；

2，运用中规模集成电路组成计数、译码、显示电路。

三、实验步骤：

1、利用数字电路实验装置测试74LS90芯片的逻辑功能 异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：

异步：

输入 R0(1) R0(2) 输出

S9(1) S9(2) QA QB QC QD 1 1 X 1 1 X 0 X 1 X 0 1 0 0 1 0 0 0 0 0 0 0 0 置0 1 置9 同步：满足R0(1)?R0(2)?1，Sq(1)?Sq(2)?1时：

①CP1=CP，CP2=0时：二进制计数； ②CP1=0，CP2=CP时：五进制计数；

③CP1=CP，CP2=QA时：8421码二进制计数； ④CP1=QD,CP2=CP时：5421码十进制计数。

插好74LS90芯片，连好电源和

CMOS模拟集成电路设计及HSPICE使用

实验学时：4学时

实验一 CMOS工艺参数测量 一、实验目的：

学习和掌握EDA仿真软件Hspice；了解CMOS工艺技术及元器件模型，掌握MOSFET工作原理及其电压电流特征；通过仿真和计算，获得CMOS中NMOS和PMOS的工艺参数kp,kn, p, n,Vtp,Vtn，为后续实验作准备。

二、实验内容：

1） 通过Hspice仿真，观察NMOS和PMOS管子的I-V特性曲线；

2）对于给定长宽的MOSFET，通过Hspice仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式IDSn

1W

Kn()n(VGS Vtn)2(1 nVDS)，求得对应的工艺参数2L

kp,kn, p, n,Vtp,Vtn 。

三、实验结果：

本实验中所测试的NMOS管、PMOS管L=1u，W由学号确定。

先确定W。W等于学号的最后一位，若学号最后一位=0，则W=10u。所以，本实验中所测试的NMOS管、PMOS管的尺寸为：

（1） 测0.5um下NMOS和PMOS管的I-V特性曲线

所用工艺模型是 TSMC 0.50um。

所测得的Vgs=1V时，NMOS管Vds从0V到2.5V变化时的I-V特性曲线为：

所测得的Vds=1.2V

CMOS模拟集成电路设计及HSPICE使用

实验学时：4学时

实验一 CMOS工艺参数测量 一、实验目的：

学习和掌握EDA仿真软件Hspice；了解CMOS工艺技术及元器件模型，掌握MOSFET工作原理及其电压电流特征；通过仿真和计算，获得CMOS中NMOS和PMOS的工艺参数kp,kn, p, n,Vtp,Vtn，为后续实验作准备。

二、实验内容：

1） 通过Hspice仿真，观察NMOS和PMOS管子的I-V特性曲线；

2）对于给定长宽的MOSFET，通过Hspice仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式IDSn

1W

Kn()n(VGS Vtn)2(1 nVDS)，求得对应的工艺参数2L

kp,kn, p, n,Vtp,Vtn 。

三、实验结果：

本实验中所测试的NMOS管、PMOS管L=1u，W由学号确定。

先确定W。W等于学号的最后一位，若学号最后一位=0，则W=10u。所以，本实验中所测试的NMOS管、PMOS管的尺寸为：

（1） 测0.5um下NMOS和PMOS管的I-V特性曲线

所用工艺模型是 TSMC 0.50um。

所测得的Vgs=1V时，NMOS管Vds从0V到2.5V变化时的I-V特性曲线为：

所测得的Vds=1.2V

《集成电路版图设计》实践报告

福州大学物信学院

《集成电路版图设计》 实验报告

姓 名： 席高照 学 号： 111000833 系 别： 物理与信息工程 专 业： 微电子学 年 级： 2010 指导老师： 江浩

1

《集成电路版图设计》实践报告

一、 实验目的

1. 2. 3. 4. 5. 6.

掌握版图设计的基本理论。 掌握版图设计的常用技巧。

掌握定制集成电路的设计方法和流程。

熟悉Cadence Virtuoso Layout Edit软件的应用

学会用Cadence软件设计版图、版图的验证以及后仿真

熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。

二、 实验要求

1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA） 2.所设计的版

大连理工大学

本科实验报告

课程名称：CMOS数字集成电路设计实验 学院（系）：电子科学与技术 专业：集成电路与集成系统 班级： 1201 学号： 201281141 学生姓名：曹

2015年5月9日

四位全加器电路及版图的设计与验证

一、 实验要求

1、单元电路实现，两种实现方式都可以，一：2输入门；二：复杂CMOS门。 2、由单元电路连接成4位加法器。 3、Chartered 0.35工艺。

4、通过波形仿真、DRC、LVS。

二、 实验内容与原理

该逻辑可以有两种方法实现： 1、2输入门

2、复杂CMOS门 综合考虑速度，电路的面积等因素，我最终选用传输管逻辑组成的异或门实现四位全加器。因为传输管逻辑较快，而且用的晶体管数量少，版图面积小。 一位加法器的电路图如下：

一位加法器的电路图

由单元电路连接成4位加法器

三、 实验步骤

首先熟悉cadence软件的使用，练习反相器的原理图和版图绘制，并仿真，运行DRC LVS 规则检查。 1、inv电路图如下：

2、INV波形仿真波形及延时：

反相器延时13.14-12.7=0.44ns

3、INV版图设计（已通过lvs和drc）

4、一位加法器电路图如下：

集成电路与CAD实验报告

( 2016 / 2017 学年 第 2 学期)

课程名称 学 院 指导教师 专 业 姓 名 班级学号

集成电路与CAD

电子科学与工程学院

张长春 微电子科学与工程

B

《集成电路与CAD》课程实验第 1 次实验报告

实验名称：模拟集成电路仿真 实验目的：

1，掌握模拟集成电路的基本设计流程 2，掌握CADEDNCE基本使用 3，学习物理层版图的设计基础 4.培养分析、解决问题的综合能力； 5.掌握模拟电路仿真方法

6.掌握电子电路、电子芯片底层版图设计原则和方法 7.熟悉设计验证流程方法

实验原理：

模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。有许多的模拟集成电路，如运算放大器、模拟乘法器、锁相环、电源管理芯片等。模拟集成电路的主要构成电路有：放大器、滤波器、反馈电路、基准源电路、开关电容电路等。

差分电路是具有这样一种功能的电路。该电路的输入端是两个信号的输入，这两个信号的差值，为电路有效输入信号，电路的输出是对这两个输入信号之差的放大。设想这样一种情景，如果存在干扰信号，会对两个输入信号产生相同的干扰，通过二者之差，干扰信号

集成电路

第10卷第1期 中国惯性技术学报 2002年2月 文章编号：1005-6734(2002)01-0060-05

集成电路测试技术与应用

谷　健，田延军，史　文，张晓黎　

（天津航海仪器研究所，天津　３００１３１）　

摘要：通过对ＩＭＳ公司生产的集成电路测试系统ＡＴＳ的描述，讨论了集成电路（ＩＣ）的测试技术及其在ＡＴＳ上的应用方法，并以大规模集成电路芯片８２５５为例，给出一种芯片在该集成电路测试系统上从功能分析到具体测试的使用过程。　关　　键　　词：集成电路；测试；应用　

中图分类号：U666.1 　　　　　　　　　　　　　　　　　　　　　　文献标识码：A 　

Technique and Application of IC testing

GU Jian, TIAN Yan-jun, SHI Wen, ZHANG Xiao-Li

(Tianjin Navigation Instrument Re

集成电路

第10卷第1期 中国惯性技术学报 2002年2月 文章编号：1005-6734(2002)01-0060-05

集成电路测试技术与应用

谷　健，田延军，史　文，张晓黎　

（天津航海仪器研究所，天津　３００１３１）　

摘要：通过对ＩＭＳ公司生产的集成电路测试系统ＡＴＳ的描述，讨论了集成电路（ＩＣ）的测试技术及其在ＡＴＳ上的应用方法，并以大规模集成电路芯片８２５５为例，给出一种芯片在该集成电路测试系统上从功能分析到具体测试的使用过程。　关　　键　　词：集成电路；测试；应用　

中图分类号：U666.1 　　　　　　　　　　　　　　　　　　　　　　文献标识码：A 　

Technique and Application of IC testing

GU Jian, TIAN Yan-jun, SHI Wen, ZHANG Xiao-Li

(Tianjin Navigation Instrument Re