cadence virtuoso教程

CADENCE

IC设计工具原理(Cadence应用)

哈尔滨工程大学微电子学专业

第一章 IC设计基础CADENCE

集成电路设计就是根据电路功能和性能 的要求，在正确选择系统配置、电路形 式、器件结构、工艺方案和设计规则的 情况下，尽量减小芯片面积，降低设计 成本，缩短设计周期以保全全局优化， 设计出满足要求的集成电路。其最终的 输出是掩模版图，通过制版和工艺流片 得到所需的集成电路。

IC设计基础CADENCE

集成电路制造过程示意图：

IC设计基础CADENCE

集成电路设计域主要包括三个方面： 行为设计(集成电路的功能设计) 结构设计(逻辑和电路设计) 物理设计(光刻掩模版的几何特性和物 理特性的具体实现)

IC设计基础CADENCE

集成电路设计层次主要包括五个层次：(1)系统级 (2)算法级 (3)寄存器传输级(RTL级) (4)逻辑级 (5)电路级

IC设计基础CADENCE

集成电路设计特点：(1)集成电路对设计正确性提出了更为严格的要求。 (2)集成电路对外引出端的数目受外形尺寸限制，外形 尺寸与封装内芯片的引脚数目不可能同步增加，给芯 片的检测带来困难。 (3)集成电路的布局、布线等版图设计更加复杂，只有 最终生成设计版图，

使用手冊

Edited by 黃子龍、趙建勝、林慶鈞(2002)

1

Outline 1. Introduction

2. 工作站使用初級入門 3. 事前準備 4. Cadence

A. Layout B. Schematic C. Symbol D. PDRACULA 5. Spice

A. Hspice B. Awaves

Introduction 完整的Full-Custom設計系統環境

1. 設計資料庫-Cadence Design Framework II 2. 電路編輯環境-Text editor / schematic editor 3. 電路模擬軟體-spice

4. 佈局編輯軟體-Candence virtuoso

5. 佈局驗證軟體-diva, Dracula/Inquery, Hercules 系統環境 1. 工作站

2. unix-based 作業系統

2

工作站使用初級入門 基本指令簡介：

1. ls：檢視目錄下所有檔案。 2. clear：清除螢幕。

3. pwd：顯示目前工作的目錄。 4. cd：改變目錄。 5. rm：刪除檔案。 6. cp：複製檔案。 7. mv：移動檔案。 8. mkdir：建立目錄

cadence画PCB板傻瓜教程（转帖）

一．原理图

1．建立工程

与其他绘图软件一样，OrCAD以Project来管理各种设计文件。点击开始菜单，然后依次是所有程序—打开cadence软件—》一般选用DesignEntryCIS，点击Ok进入CaptureCIS。接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。

2．绘制原理图

新建工程后打开的是默认的原理图文件SCHEMATIC1PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。点击上侧工具栏的Projectmanager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。

1）修改原理图纸张大小：

双击SCHEMATIC1文件夹，右键点击PAGE1，选择

Schematic1PageProperties，在PageSize中可以选择单位、大小等；

2）添加原理图库：

File--New--Library，可以看到在Library文件夹中多了一个library

1."olb的原理图库文件，右键单击该文件，选择Save，改名存盘；（注意：

在自己话

学海无涯

规定：本实验教材中红色为键入命令或字符，兰色为菜单项，紫色为键盘功能键；“单击”指鼠标左键按下一次。

实验一、Virtuoso Schematic Editor

实验目的：掌握电原理图（schematic）设计输入方法。

[1]启动IC Design 软件:

首先，登陆Linux，在username文件夹中建立一个你命名的文件夹，然后在Terminal窗口中进入这个文件夹，在该文件夹目录下输入:icfb&，（这样，你在cadence中做的一切工作都会自动保存在这个文件夹中，如果直接icfb&的话，会导致你的工作成果，例如：电路图、仿真结果等，会在/home中保存，影响其他人的使用）

[2]建立新库、新单元以及新视图（view）:

首先，输入icfb&后，出现下图窗口

在图中CIW窗口中依次打开：Tools->Library Manager，出现下图窗口：

学海无涯

在图中窗口中依次打开：File->New->Library，出现下图窗口：

输入Library Name：test，然后点OK。（注意下面的保存路径就是你第一步建立的文件夹）出现下一个窗口：

学海无涯

选中Attach to an existing techfile，然后OK。出现下一个窗口：

选中

Cadence --- P-cell 技巧

IC设计小镇：http://www.ictown.com

當我們在對一電路畫Layout時，若電路很大，便需要畫很多的MOS，工作將變的繁瑣，但只要利用P-cell的功能，建立常用的cell，便可省下許多繁瑣工作，這便是P-cell的好處所在。當我們電路很大時，需要畫很多不同size的MOS，以下便教導各位建立一個MOS的P-cell，當我們需要一個MOS時，只要呼叫出這cell，填入所需資料(W, L, gate number)，便立即得到想要的MOS。

1. 先繪出一個標準的nMOS(使用0.35?m製程，盡量接近座標原點，size為最小)，如圖一。

PS.” /chip3/virtuoso/add035 /”目錄內有已建好的nMOS，可以直接套用。

步驟一：鍵入”cp –r /chip3/virtuoso/add035 ~/.”將檔案COPY到userhome內。 步驟二：鍵入”~/add035/icfb &”，已開啟cadence。

步驟三：開啟pcell (library)下nmos(pcell)的layout(view)，如圖一。

0.35 1.35 0.9 圖一

2. 點

Cadence软件简介：Design Entry CIS（主要用OrCAD Capture CIS）原理图的绘制，PCB Editor PCB布局布线，PCB Librarion 元件封装库制作，PCB Router自动布线工具，PCB SI 和SigXplorer电路完整性信号仿真。

原理图的创建：选中SCHEMATIC文件夹右键选择New Page，或者选中原理图，在Design选项卡下的New Schematic Page;

原理图的删除：选中原理图，按住键盘上Del键，或者选中原理图，在Design选项卡下的Delete;

栅格点的设置：Options菜单栏下Preferences选项卡下的Grid Display设置；

Options选项中Design Template工程中创建原理图的模板，下一次打开工程时候生效；Schematic Page Properties对当前原理图页面修改有效；Preference中的Enable Intertool Communication是交互式布线的内部通信；

在每个原理图子页里也能设计每个原理图子页界面的一些属性Option->Schematc Page Properties和Prefere

Cadence HDL学习

Cadence HDL学习

1 原理图设计步骤： 1.1 建立项目：

Create Design Project，输入Project 名称，输入Design 名称

1.2 映射原理图库：

通过修改Setup中的cds.lib，如果增加某个库，可按照下列例子进行：define classlib ../classlib。如果成功，可在备选的库中看到classlib。 注意，一定要小写字母，大写字母带来不确定的问题。

1.3 映射PCB库

在Project Setup-Tools，选中PCB Editor setup-Design_paths的 padpath跟psmpath要选择库文件在的路径。

1.4 其它设置

在Project Setup-Tools-Design Entry HDL 设置General schematic settings，具体设计看conHDLFTB_15.7.pdf page45。

设置chematic Grid Settings

设置Custom Vrariables，之后就可保存并打开DE HDL了。

1.5 设置原理图环境

View-Toolbars，选中常用的几个，add，adit

Cadence软件简介：Design Entry CIS（主要用OrCAD Capture CIS）原理图的绘制，PCB Editor PCB布局布线，PCB Librarion 元件封装库制作，PCB Router自动布线工具，PCB SI 和SigXplorer电路完整性信号仿真。

原理图的创建：选中SCHEMATIC文件夹右键选择New Page，或者选中原理图，在Design选项卡下的New Schematic Page;

原理图的删除：选中原理图，按住键盘上Del键，或者选中原理图，在Design选项卡下的Delete;

栅格点的设置：Options菜单栏下Preferences选项卡下的Grid Display设置；

Options选项中Design Template工程中创建原理图的模板，下一次打开工程时候生效；Schematic Page Properties对当前原理图页面修改有效；Preference中的Enable Intertool Communication是交互式布线的内部通信；

在每个原理图子页里也能设计每个原理图子页界面的一些属性Option->Schematc Page Properties和Prefere

开始仿真板的准备工作模型的转换和加载提取网络拓扑结构前仿真（布局和布线前的仿真，目的为布局和布线作准备，主要在SQ signal explorer expert中进行）布局布线后仿真多板仿真结束

第一章 进行SI仿真的PCB板图的准备

仿真前的准备工作主要包括以下几点： 1、仿真板的准备 ● 原理图设计； ● PCB封装设计；

● PCB板外型边框（Outline）设计，PCB板禁止布线区划分（Keepouts）；

● 输出网表（如果是用CADENCE的Concept HDL设计的原理图，可将网表直接Expot到BRD文件中；如果是用PowerPCB设计的板图，转换到allegro中的板图，其操作见附录一的说明）；

● 器件预布局（Placement）：将其中的关键器件进行合理的预布局，主要涉及相对距离、抗干扰、散热、高频电路与低频电路、数字电路与模拟电路等方面；

● PCB板布线分区（Rooms）：主要用来区分高频电路与低频电路、数字电路与模拟电路以及相对独立的电路。元器件的布局以及电源和地线的处理将直接影响到电路性能和电磁兼容性能；

2、器件模型的准备

● 收集器件的IBIS模型（网上下载、向代理申请、修改同类型器件的IBIS模型等） ●

cadence_FlowPlan操作

无以伦比 于2014-08-06

1、 选择工作模式

第一种方式：

第二种方式：右击左键2、 设置FlowPlanning参数

第一步：

第二步：设置参数，如下图

3、 建立Bundle 第一步：

也可以用这种方式建立多个Bundle

建立后显示：

可以调整显示的颜色： 第一步：

第二步：选择你想显示的颜色

设置颜色后显示：

4、 编辑Bundle A、 改变Bundle层 右键

选择对应的层然后ok或Apply

设置后：

B、 其他操作