ibert

IBERT使用手册

使用环境：ise 14.4 +Virtex FLG 2000T -1925 -2c

1 IBERT简介

IBERT是Xilinx提供用于调试FPGA芯片内高速串行接口比特误码率性能的工具，具备实时调整高速串行接口的多种参数、与系统其他模块通信及测量多通道误比特率等功能，支持所有的高速串行标准，包括：PCI Express、RapidIO、千兆以太网、XAUI等。使用IBERT核测试，只需通过JTAG接口下载设计并测试硬件，无需额外的管教和接口；大幅缩减了高速串行接口测试场景的建立和调试时间，是高速串行接口开发中理想的调试工具。

2 生成IBERT核

选择IBERT核

需注意的是，IBERT核只能作为一个独立的设计，不可在用户设计中例化，因此需要勾选Generate Bitstream using ISE Tools，在例化IBERT核的时候就可以生成bit文件了。时钟选项根据电路板上时钟来选择如果时钟来自于GTX的专用时钟管脚，那么无需勾选Use External clock source。Silicon Version根据FPGA芯片自身版本来选择。如果是用的工程样片就选择Initial ES或者General ES

VIVADO下IBERT使用指南

第一部分 生成IBERT IP及运行工程生成配置文件

1. 选择IP，选择FPGA版本，protocol数量 （所有通道用一个速率的话一般只选择1个

protocol），速率，参考时钟频率，通道数量和Quad PLL（大于6G的速率时必须选择）

2. 选择需要的Quad 通道114和115，及参考时钟源，这里选择合用QUAD114的参考时钟

3.时钟源选择QUAD_114_CLK0做为整个IP的系统时钟，当然这个需要根据硬件实际情况来选择。

4.生成IP之后在IP的顶层右键点击Open IP Example Design，然后会打开一个新的VIVADO界面。

第二部分 上板利用IBERT验证GTX管脚

5.如果需要在ISE的ChipScope中查看IBERT时，直接点击ISE的ChipScope的Analyzer，然后点击链接->配置FPGA。如下图所示

6.如果是要在VIVADO中查看Ibert，则需要打开Hard ware Session，如下图所示

7. 点击Open a new hardware target

8. Open a new hardware target界面点击Next

9. 不用更

VIVADO下IBERT使用指南

第一部分 生成IBERT IP及运行工程生成配置文件

1. 选择IP，选择FPGA版本，protocol数量 （所有通道用一个速率的话一般只选择1个

protocol），速率，参考时钟频率，通道数量和Quad PLL（大于6G的速率时必须选择）

2. 选择需要的Quad 通道114和115，及参考时钟源，这里选择合用QUAD114的参考时钟

3.时钟源选择QUAD_114_CLK0做为整个IP的系统时钟，当然这个需要根据硬件实际情况来选择。

4.生成IP之后在IP的顶层右键点击Open IP Example Design，然后会打开一个新的VIVADO界面。

第二部分 上板利用IBERT验证GTX管脚

5.如果需要在ISE的ChipScope中查看IBERT时，直接点击ISE的ChipScope的Analyzer，然后点击链接->配置FPGA。如下图所示

6.如果是要在VIVADO中查看Ibert，则需要打开Hard ware Session，如下图所示

7. 点击Open a new hardware target

8. Open a new hardware target界面点击Next

9. 不用更