山东大学计算机组成原理实验

计算机组成原理

一、名词解释

1．总线：就是多个信息源分时传送数据到多个目的地的传送通路 2．指令系统：一台计算机所能执行的全部指令的总和

3．微指令 ：在一个单位时间中，能实现一定操作功能的微命令的集合。

4．溢出：在定点小数机器中,数的表示范围为|ｘ|<1. 在运算过程中如出现大于1的现象 1．寻址方式：表示指令中操作数所在的方法称为寻址方式 2．指令周期：是完成一条指令所用的时间

3．虚拟存储器：是由操作系统提供的一个假想的特大存储器。

4．多级中断：是指计算机系统中有相当多的中断源，根据各中断事件的轻重缓急程度不同而分成若干级别，每一中断级分配给一个优先权。

1．基本字长：是指参与运算的数的基本位数,它是由加法器、寄存器 、数据总线的位数决定的 2．数据通路：数字系统中,各个子系统通过数据总线连接形成的数据传送路径

3．程序中断：在计算机执行当前程序时，系统中出现了某些紧急需处理的异常事件或特殊请求，CPU应暂时中止现行程序的执行，转去处理这些事件或特殊请求，待处理完毕后CPU自动恢复原来被子中止的程序继续运行。

4．灰度级：指所显示像素点的亮暗差别，在彩色显示器中表现为颜色的不同。 二、填空题

1．按冯·诺依曼设计原则，其硬件是由（运算器）、（控制器）、（存储器）、（输入设备）和（输出设备）组成。

2．计算机系统是由（硬件系统）和（软件系统）两大部分构成。

第6次作业及参考答案

第9章作业

9.3 什么是指令周期、机器周期和时钟周期？三者有何关系？

解：CPU每取出并执行一条指令所需的全部时间叫指令周期；机器周期是在同步控制的机器中，所有指令执行过程中（执行一步相对完整的操作）的一个基准时间，通常以访问一次存储器所需的时间作为一个机器周期；时钟周期是指计算机主工作时钟的周期时间，它是计算机运行时最基本的时序单位，通常时钟周期=计算机主频的倒数。

三者之间的关系：指令周期常常用若干个机器周期数来表示，机器周期也叫CPU周期；而一个机器周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。 9.7 题目略。 解：1）平均指令周期：1/106 s =1us； 2）时钟周期为0.1us；机器周期时间跨度为0.4us。

每个指令周期包含的平均机器周期数：1us/0.4us=2.5个机器周期。 平均指令执行速度为：0.25MIPS。 应采用主频为8MHz的CPU芯片。

9.11 题目略。

说明：本题数据通路结构参见教材P381图9.4。 1)

取指周期

执行周期

PCO, MARi

MDRi+1PCO, MARiMDRO, IRiCO, Yi

BO, ALUi,”+”ZO, Bi

取指周期

执行周期

9.14

PCO, MARi

MDR

第6次作业及参考答案

第9章作业

9.3 什么是指令周期、机器周期和时钟周期？三者有何关系？

解：CPU每取出并执行一条指令所需的全部时间叫指令周期；机器周期是在同步控制的机器中，所有指令执行过程中（执行一步相对完整的操作）的一个基准时间，通常以访问一次存储器所需的时间作为一个机器周期；时钟周期是指计算机主工作时钟的周期时间，它是计算机运行时最基本的时序单位，通常时钟周期=计算机主频的倒数。

三者之间的关系：指令周期常常用若干个机器周期数来表示，机器周期也叫CPU周期；而一个机器周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。 9.7 题目略。 解：1）平均指令周期：1/106 s =1us； 2）时钟周期为0.1us；机器周期时间跨度为0.4us。

每个指令周期包含的平均机器周期数：1us/0.4us=2.5个机器周期。 平均指令执行速度为：0.25MIPS。 应采用主频为8MHz的CPU芯片。

9.11 题目略。

说明：本题数据通路结构参见教材P381图9.4。 1)

取指周期

执行周期

PCO, MARi

MDRi+1PCO, MARiMDRO, IRiCO, Yi

BO, ALUi,”+”ZO, Bi

取指周期

执行周期

9.14

PCO, MARi

MDR

山东大学计算机网络-实验六

实验6 路由信息协议RIP

【实验目的】

1、掌握路由协议的分类，理解静态路由和动态路由

2、掌握路由协议RIP的报文格式、工作原理及工作过程

3、掌握RIP计时器的作用

4、理解RIP的稳定性

【实验步骤】

练习一：静态路由与路由表

各主机打开协议分析器，进入相应的网络结构并验证网络拓扑的正确性，如果通过拓扑验证，关闭协议分析器继续进行实验，如果没有通过拓扑验证，请检查网络连接。

本练习将主机A、B、C、D、E、F作为一组进行实验。

1. 主机A、B、C、D、E、F在命令行下运行“route print”命令，察看路由表，并回答以下问题：

● 路由表由哪几项组成？

答：路由表主要由网络目标、网络掩码、网关地址、接口、跃点数五项组成。

2. 从主机A依次ping 主机B（192.168.0.2）、主机C、主机E（192.168.0.1）、主机E（172.16.1.1），观察现象，记录结果。通过在命令行下运行route print命令，察看主机B和主机E路由表，结合路由信息回答问题：

● 主机A的默认网关在本次练习中起到什么作用？ 第 一 页 共 一 页

山东大学计算机网络-实验六

答：本地主机用于向其他 IP 网络转发 IP 数据报的 IP 地址

乘法器

实验目的

1、掌握乘法器以及booth乘法器的原理

实验步骤

1、 如果未安装ByteBlaster，参照实验一的配置文件的安装。 2、 连接JTAG和USB通信线，打开电源。

3、打开Quartus->tools->programmer，将booth_multiplier.sof下载到FPGA中。注意进行programmer时，应在program/configure下的方框中打勾，然后下载。

4、在实验台上通过模式开关选择FPGA独立调试模式010。

5、将短路子DZ3短接且短路子DZ4断开，使FPGA-CPU所需要的时钟使用正单脉冲时钟。

2.4、实验现象

本实验实现4位数的Booth乘法（有符号数乘法）。 输入输出规则对应如下：

1、输入的4位被乘数（multiplicand）md3～md0对应开关SD11～SD8。 2、输入的4位乘数（multiplier）mr3～mr0对应开关SD3～SD0。 3、按单脉冲按钮，输入脉冲，也即节拍。

4、乘积product（8位）p7~p0对应灯A8～A1，辅助位A0。 5、当计算结束时，final信号为1，对应灯R7。

如表2.5的booth算法举例

目 录

第1篇 概 述 ............................................................................................................................... ２ 第2篇 实验项目 ............................................................................................................................. 4

实验1 运算器算术逻辑运算 ................................................................................................ 4 实验2 运算器进位控制实验 ................................................................................................ 7 实验3 运算器移位控制实验 .......

计算机组成原理实验报告

——实验二 算术逻辑单元的设计与实现

专 业： 计算机科学与技术（师范） 姓 名： 学 号： 指导老师： 完成日期：

韩玉佳

113100001 6 王晶 4.13

一、 实验目的

1. 掌握算术逻辑单元的结构与实现

2. 进一步熟悉Logisim、ISE软件和VHDL硬件描述语言 3. 理解NEXYS3开发板上数码管显示原理

二、 实验内容

分别用logisim、VHDL硬件描述语言实现一个32位的ALU，并进行仿真测试。

三、 实验过程

1、 设计分析 2、 添加元件 3、 连线

4、 功能测试 5、 练习

四、 实验结果

序运算 号 1 2 3 4 5 6 A+B A+B A-B A-B B A and B 输入信号 A B 输出信号 Cin_add Cin_sub aluc zero over Alu_out 不用 AAAA5555 5555AAAA 0 000 0 0 ffffffff 不用 AAAA5555 5555AAAA 1 000 1 0 00000000 AAAA5555 5555AAAA 不

目 录

第1篇 概 述 ............................................................................................................................... ２ 第2篇 实验项目 ............................................................................................................................. 4

实验1 运算器算术逻辑运算 ................................................................................................ 4 实验2 运算器进位控制实验 ................................................................................................ 7 实验3 运算器移位控制实验 .......

计算机组成原理实验报告

——实验 存储器的设计与实现

专 业： 计算机科学与技术（师范） 姓 名：

韩玉佳

学 号： 1131000016 指导老师： 完成日期：

王晶 2015.5.11

一、 实验目的

1、 了解IP核的使用方法 2、 理解存储器的功能及原理 3、 掌握存储器扩展的实现方式

二、 实验内容

1、 利用IP核分别实现256*32位的指令存储器、数据存储器 2、Logisim环境下实现存储器扩展

三、 实验过程

（1）

存储器扩展（位扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为8*32位RAM存储空间

①放置元件 ②连线

Step2 测试：设置WE为1，OE为0，Address为“010”，Input为“00001000 00000100 00000010 00000001”。通过点击CLK来查看结果。

（2）

存储器扩展（字扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为32*8位RAM存储空间

Step2 测试：设置WE为1，OE为0，Address为“01011”，Input为“00001111”。通过点击

计算机组成原理实验报告

——实验 存储器的设计与实现

专 业： 计算机科学与技术（师范） 姓 名：

韩玉佳

学 号： 1131000016 指导老师： 完成日期：

王晶 2015.5.11

一、 实验目的

1、 了解IP核的使用方法 2、 理解存储器的功能及原理 3、 掌握存储器扩展的实现方式

二、 实验内容

1、 利用IP核分别实现256*32位的指令存储器、数据存储器 2、Logisim环境下实现存储器扩展

三、 实验过程

（1）

存储器扩展（位扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为8*32位RAM存储空间

①放置元件 ②连线

Step2 测试：设置WE为1，OE为0，Address为“010”，Input为“00001000 00000100 00000010 00000001”。通过点击CLK来查看结果。

（2）

存储器扩展（字扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为32*8位RAM存储空间

Step2 测试：设置WE为1，OE为0，Address为“01011”，Input为“00001111”。通过点击