译码显示电路功能测试

第四节 译码显示电路

译码显示电路是对显示值进行译码变为七段显示码，并驱动数码管显示。显示器件的种类较多，因而用于显示驱动的译码器也有不同的规格和品种。目前用得较多的数字显示译码器为七段显示译码器，用于驱动数码管。因数码管有共阴和共阳两种类型，与之相应的显示译码器也有高电平和低电平驱动两种形式。常见的显示译码器多为集电极开路输出结构，有些内部带有上拉电阻，可直接驱动数码管。

一、静态译玛显示电路

静态译玛显示电路是对每一个显示值都单独译玛和显示的一种方法。这种方法需要使用较多的芯片，在显示位数不多时采用。

常用的七段译码器很多，74LS47、74LS48比较常见的TTL七段译码/驱动器，可驱动七段LED数码显示器。它们的功能和引脚排列相同，不同之处在于输出端：74LS47为OC门输出，只能驱动共阳LED，并且必须为LED外接限流电阻。74LS48内部有2KΩ的上拉电阻，使用时无须外接限流电阻而直接驱动共阴LED。功能表分别见表2.4.1、表2.4.2。 74LS47、74LS48的引脚功能图见图2.4.1，功能简介如下：

74LS4712345678BCLTBI/RBORBIDAGNDVCCfgabcde161514131211109123

计数、译码、 计数、译码、显示电路实验21(PP159) 华中科技大学 电子与信息工程系 王玉明 邮箱：ymwang@ 手机：13006148754

一、实验目的1.掌握中规模集成计数器CC40161的逻 .掌握中规模集成计数器 的逻 辑功能与使用方法； 辑功能与使用方法； 2.掌握计数、译码、显示电路的实现与调 .掌握计数、译码、 试方法。 试方法。

CD40161的逻辑功能 CD40161的逻辑功能4位二进制同步加计数器 位二进制同步加计数器 进位 置数 表5.21.4 CD40161功能表 功能表

CR LD CP ET 操作状态0 x 0 1 1 x ↑ ↑ ↑ x x 0 1 清除 预置 保持 计数 1 1

16

15

14

13 Q1 D1 4

12 Q2 D2 5

11 Q3 D3 6

10

9

VDD CO Q0 CR 1 CP 2 D0 3

CTT LD CTP VSS 7 8

1

清 零

数据输入 置数

ET=CTT&ETP 使 能 CO=Q3Q2Q1Q0

CD40161的时序波形图CR LD

数 据 输 入

D D D D

0 1 2 3

1 CP CTP CTT Q0 1 2 3

2

3

8

9

输

Q Q Q

CO

12

13

14

15

0

1

2

异 步 清 零

同 步 清 零

实验3.11 计数、译码和显示电路

一、实验目的：

1. 掌握二进制加减计数器的工作原理。

2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。

二、实验准备：

1.计数：

计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中触发器翻转的次序分类，可分为同步计数器和异步计数器；按计数器计数数字的增减分类，可分为加法计数器、减法计数器和可逆计数器等。 由JK触发器组成的十进制异步加法计数器如图3.11.1所示。 JcpKSdQ_QJcpKSdQ_QJQcp_KSdQJ1QJ2_cpQKSd＆＆进位HL图3.11.1 目前，各种类型的计数器已有专门的集成电路，例如CD4017，它是一片十进制计数/分频器，该器件具有10个译码输出端，每个译码输出通常处于低电平，且在时钟脉冲由低到高的转换过程中依次进入高电平，每个输出在高电平维持10个时钟周期中的1个时钟周期，输出10进入低电平后，进位输出由低转到高，并能与时钟允许端连成N级。表3.11.1为其功能表，图3.11.2是其管脚排列图。 表3.11.1： 时钟 时钟允许 复位 L × L × H L × × H ↑ L L ↓

数字电子技术实验

6.6 计数、译码和显示电路

实验一、实验目的

1.学习计数器、译码器和七段显示器的使用方法。2.掌握计数器、译码器和七段显示器的综合应用。

3.掌握用示波器测试计数器输出波形的方法。

二、实验任务

用74LS161计数器、4511译码器、BS311201显示器各两片和74LS00一片实现一个带显示的60进制计数器。完成表6-6-1及6-6-2测试，个位波形测试。

三、实验设备

数字电路实验箱(74LS161、4511、BS311201、

74LS00数字集成芯片、脉冲源)、数字万用表、示波器、导线。

四、实验原理

74LS161引脚图

译码输出

BS311201共阴极显示器，COM 接地；

BS311101共阳极显示器，COM 接电源+5V。输入高位

4511引脚图

输入低位

CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片。当译码器输入码超过“1001”时，译码器的输出为全为0，数码管熄灭。七段数码管显示笔段

CRDCBAETEPCo74LS161LDCPQDQCQBQA输出高位74LS161逻辑符号输入输出端说明CR：异步清零端，低电平有效；LD：同步置数端，低电平有效；ET、EP：使能端，高电平有效；CP：计数器时钟；D、C、B

计数、译码、显示电路实验

一、实验器材（设备、元器件）:

1，数字、模拟实验装置（1台）； 2，数字电路实验板（1块）；

3，74LS90、74LS00芯片（各一片）； 4，函数信号发生器（1台）。

二、实验内容及目的：

1，熟悉和测试74LS90的逻辑功能；

2，运用中规模集成电路组成计数、译码、显示电路。

三、实验步骤：

1、利用数字电路实验装置测试74LS90芯片的逻辑功能 异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：

异步：

输入 R0(1) R0(2) 输出

S9(1) S9(2) QA QB QC QD 1 1 X 1 1 X 0 X 1 X 0 1 0 0 1 0 0 0 0 0 0 0 0 置0 1 置9 同步：满足R0(1)?R0(2)?1，Sq(1)?Sq(2)?1时：

①CP1=CP，CP2=0时：二进制计数； ②CP1=0，CP2=CP时：五进制计数；

③CP1=CP，CP2=QA时：8421码二进制计数； ④CP1=QD,CP2=CP时：5421码十进制计数。

插好74LS90芯片，连好电源和

计数、译码、显示电路实验

一、实验器材（设备、元器件）:

1，数字、模拟实验装置（1台）； 2，数字电路实验板（1块）；

3，74LS90、74LS00芯片（各一片）； 4，函数信号发生器（1台）。

二、实验内容及目的：

1，熟悉和测试74LS90的逻辑功能；

2，运用中规模集成电路组成计数、译码、显示电路。

三、实验步骤：

1、利用数字电路实验装置测试74LS90芯片的逻辑功能 异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：

异步：

输入 R0(1) R0(2) 输出

S9(1) S9(2) QA QB QC QD 1 1 X 1 1 X 0 X 1 X 0 1 0 0 1 0 0 0 0 0 0 0 0 置0 1 置9 同步：满足R0(1)?R0(2)?1，Sq(1)?Sq(2)?1时：

①CP1=CP，CP2=0时：二进制计数； ②CP1=0，CP2=CP时：五进制计数；

③CP1=CP，CP2=QA时：8421码二进制计数； ④CP1=QD,CP2=CP时：5421码十进制计数。

插好74LS90芯片，连好电源和

多功能电子时钟的设计

一、设计任务及技术指标

1. 时钟以24小时为一代数周期。 2. 具有“时”、“分”校时功能。

3. 设计一台具有显示“时” “分” “秒”十进制数的数字钟。 4. 整点报时功能。要求报时声音四低一高，最后一响为整点。 二、设计步骤和方法

1. 原理了解，清楚设计内容。 2. 方案设计：画出原理草图。 3. 教师检查通过原理设计。

4. 原理及连线图绘制，仿真结果正确。 5. 安装实际电路。 6. 调试，功能实现。 7. 教师检查及答辩。 8. 完成设计报告。 三、基本原理说明

数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产生， 通常先用石英晶体振荡器产生32768Hz的脉冲，经过整形、分频产生1Hz 的秒脉冲。分频用CD4060分出2Hz的脉冲，再用74LS74分出1Hz的脉冲。然后1Hz脉冲送到秒计数器的个位，秒计数器是由两块CD4518组成的六十进制计数器。

校时电路的秒十位接分计数器的个位，分计数器也是由两块CD4518 组成的六十进制计数器。校时电路的分计数器的十位接入时计数器的个位，时计数器也是由两块CD4518 组成的二十四进制计数器。校时电路的 S1、S2 控制“校时”和“校分”。各个计数器分别

多功能电子时钟的设计

一、设计任务及技术指标

1. 时钟以24小时为一代数周期。 2. 具有“时”、“分”校时功能。

3. 设计一台具有显示“时” “分” “秒”十进制数的数字钟。 4. 整点报时功能。要求报时声音四低一高，最后一响为整点。 二、设计步骤和方法

1. 原理了解，清楚设计内容。 2. 方案设计：画出原理草图。 3. 教师检查通过原理设计。

4. 原理及连线图绘制，仿真结果正确。 5. 安装实际电路。 6. 调试，功能实现。 7. 教师检查及答辩。 8. 完成设计报告。 三、基本原理说明

数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产生， 通常先用石英晶体振荡器产生32768Hz的脉冲，经过整形、分频产生1Hz 的秒脉冲。分频用CD4060分出2Hz的脉冲，再用74LS74分出1Hz的脉冲。然后1Hz脉冲送到秒计数器的个位，秒计数器是由两块CD4518组成的六十进制计数器。

校时电路的秒十位接分计数器的个位，分计数器也是由两块CD4518 组成的六十进制计数器。校时电路的分计数器的十位接入时计数器的个位，时计数器也是由两块CD4518 组成的二十四进制计数器。校时电路的 S1、S2 控制“校时”和“校分”。各个计数器分别

实验1 TTL门电路逻辑功能测试

一. 实验目的

1. 掌握常用TTL集成逻辑门的逻辑功能及其测试方法； 2. 熟悉数字电路实验箱的使用方法。 二. 实验原理

1.门电路是最基本的逻辑元件，它能实现最基本的逻辑功能，即其输入与输出之间存在一定的逻辑关系。本实验中使用的TTL集成门电路是双列直插型的集成电路，TTL集成门电路的工作电压为“5V±10%”。 2．集成电路外引线的识别

使用集成电路前，必须认真查对识别集成电路的引脚，确认电源、地、输入、输出、控制等端的引脚号，以免因接错而损坏器件。引脚排列的一般规律为：

扁平和双列直插型集成电路：识别时，将文字，符号标记正放（一般集成电路上有一圆点或有一缺口，将圆点或缺口置于左方），由顶部俯视，从左下脚起，按逆时针方向数，依次1.2.3……。扁平型多用于数字集成电路。双列直插型广泛用于模拟和数字集成电路。

图 1 集成电路外引线的识别 名 称 数字电路实验箱 双踪示波器 万用表 数字信号发生器 集成芯片 型号与规格 74LS00 数 量 1台 1台 1台 1台 2片 二输入端四与非门 备 注 三. 实验设备与器件 序号 1 2 3 4 5 四. 实验内容与步骤

实验1 TTL门电路逻辑功能测试

一. 实验目的

1. 掌握常用TTL集成逻辑门的逻辑功能及其测试方法； 2. 熟悉数字电路实验箱的使用方法。 二. 实验原理

1.门电路是最基本的逻辑元件，它能实现最基本的逻辑功能，即其输入与输出之间存在一定的逻辑关系。本实验中使用的TTL集成门电路是双列直插型的集成电路，TTL集成门电路的工作电压为“5V±10%”。 2．集成电路外引线的识别

使用集成电路前，必须认真查对识别集成电路的引脚，确认电源、地、输入、输出、控制等端的引脚号，以免因接错而损坏器件。引脚排列的一般规律为：

扁平和双列直插型集成电路：识别时，将文字，符号标记正放（一般集成电路上有一圆点或有一缺口，将圆点或缺口置于左方），由顶部俯视，从左下脚起，按逆时针方向数，依次1.2.3……。扁平型多用于数字集成电路。双列直插型广泛用于模拟和数字集成电路。

图 1 集成电路外引线的识别 名 称 数字电路实验箱 双踪示波器 万用表 数字信号发生器 集成芯片 型号与规格 74LS00 数 量 1台 1台 1台 1台 2片 二输入端四与非门 备 注 三. 实验设备与器件 序号 1 2 3 4 5 四. 实验内容与步骤