基于fpga的数字钟设计实验报告

基于FPGA 的数字钟设计

摘 要

伴随着集成电路技术的发展, 电子设计自动化(EDA)技术逐渐成为数字电路设计的重要手段。 基于FPGA的EDA技术的发展和应用领域的扩大与深入，使得EDA技术在电子信息，通信，自动控制，计算机等领域的重要性日益突出。 本设计给出了一种基于FPGA的多功能数字钟方法，采用EDA作为开发工具，VHDL语言和图形输入为硬件描述语言，QuartusII作为运行程序的平台，编写的程序经过调试运行，波形仿真验证，下载到EDA实验箱的FPGA芯片，实现了设计目标。

系统主芯片采用CycloneII系列EP2C35F672C8。采用自顶向下的设计思想，将系统分为五个模块:分频模块、计时模块、报时模块、显示模块、顶层模块。用VHDL语言实现各个功能模块, 图形输入法生成顶层模块. 最后用QuartusII软件进行功能仿真, 验证数字钟设计的正确性。

测试结果表明本设计实现了一个多功能的数字钟功能，具有时、分、秒计时显示功能，以24小时循环计时；具有校正小时和分钟的功能；以及清零，整点报时功能。

关键词：EDA技术；FPGA；数字钟；VHDL语言；自顶向下

成绩 指导教师 日期

五 邑 大 学 实 验 报 告

实 验 课 程 名 称：

EDA实验

院系名称： 信息工程学院 专业名称： 通信工程（物联网）

（一）实验目的：

设计并实现具有一定功能的数字钟。掌握各类计数器及它们相连的设计方法，掌握多个数码管显示的原理与方法,掌握FPGA的层次化设计方法，掌握VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时，分，秒计数显示功能，能实现清零，调节小时，分钟以及整点报时的功能。 （二）实验器材：

计算机 一台，EDA实验箱 一台。 （三）实验原理：

四）实验内容：

1.正常的时、分、秒计时功能，分别由6个数码管显示24小时、60分钟，60秒钟的计数器显示。

2.按键实现“校时”“校分”功能；

3.用扬声器做整点报时。当计时到达59’50”时鸣叫。

方案：利用试验箱上的七段码译码器（模式7），采用静态显示，系统时钟选择1Hz。整个系统可以是若干文件组成，用PORT MAP 实现的方式；也可以是一个文件用多进程方式实现；亦或者是用文本和图形混合的方式实现；亦或者是用LPM参数化模块实现。

（五）实验步骤

南昌大学实验报告

学生姓名： 学 号： 专业班级： 实验类型：□ 验证 □ 综合 ■ 设计 □ 创新 实验日期： 实验成绩：

数字钟电路设计与制作实验报告

包括以下内容：（递交时红色字删除）

一、实验目的：（黑体小四号）

1、综合应用数字电路知识；（宋体五号）

2、学习使用protel进行电子电路的原理图设计、印制电路板设计 3、学习电路板制作、安装、调试技能。

二、实验任务及要求：

任务：设计一个12小时或24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时及分进行单独校时，使其校正到准确时间。可以根据兴趣增加其它与数字钟有关的功能。

要求：画出电路原理图，元器件及参数选择，PCB文件生成、制板及实物制作

三、实验原理及电路设计：包括

1、设计方案与模块框图 2、各子模块电路设计及原理说明

3、仿真图及仿真方法说明（配合文字说明，对时分秒显示及调时等功能进行仿真）

四、主要实验元件及器材清单：（也可以从protel导出元件清单表）

名称 型号 数目 五、系统设计与

EDA（Ⅱ）实验报告

——多功能数字钟设计

指导老师： 谭 雪 琴 学 院： 自动化学院 班 级： 9121102002 姓 名： 袁佳泉 学 号： 912110200330

摘要

1

该实验是利用QuartusII软件设计一个数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。报告将介绍设计思路与过程，并对每个模块

化进行波形输入输出的分析与检验。

关键字：Quartus 数字钟 多功能 仿真

Abstract

This experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting,hour-correcting,minute-correcting,reset,time-holding and belling on the hour

基于Nios II的数字钟设计

学生姓名： 学生学号：

院（系）： 电气信息工程学院 年级专业： 电子信息工程 指导教师： 助理指导教师：

二〇一五年五月

毕业设计（论文）原创性声明和使用授权说明

原创性声明

本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。

作 者 签 名： 日 期： 指导教师签名： 日 期：

使用授权说明

本人完全了解 大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，

中北大学信息商务学院 课 程 设 计 说 明 书

学生姓名： 白鑫利 学 号: 10050644X18

学 院： 信息与通信工程学院

专 业： 电子信息工程

题 目：专业综合实践之单片机信息处理部分：

单片机控制的数字钟的设计

指导教师： 王浩全 职称: 教授

2014 年 1 月 10 日

中北大学信息商务学院

课程设计任务书

2013/2014 学年第 1 学期

学 院： 中北大学信息商务学院 专 业： 电子信息工程 学 生 姓 名： 白鑫利 学 号： 18 学 生 姓 名： 张慧彬 学 号： 34 学 生 姓 名： 司兆前 学 号： 44 课程设计题目： 专业综合实践之单片机信息处理部分

基于单片机的数字钟设计及时间校准研究﹡

陈姚节戴泽军

（武汉科技大学计算机学院 430081 ）

摘要用单片机来设计数字钟，软件实现各种功能比较方便。但因软件的执行需要一定的时间，所以就会出现误差。对比实际的时钟，查找出误差的来源，并作出调整误差的方法，使得误差近可能的小，使得系统可以达到实际数字钟的允许误差范围内。

1

, 串

使用。采用一个频率为 11.0592 MHz 的晶振构成时钟电路。系统原理图如图 1 ：

图1 系统原理图

2．软件实现与流程

2.1 主程序

由于系统的主要功能都是有程序中断来完成的，主程序基本上没什么事可做，但因键盘扫描是通过程序查询的方式实现的，所以主程序只循环扫描键盘。主程序流程图如图2所示：

2.2 定时和串口程序

2.3 数据的显示与刷新

更新显示器涉及到两个操作：发数据和改片选信号。但实践发现，代码中无论是先改片选信号还是先发数据信号，都会出现重影（即相邻两位显示差不多）这也是动态扫描引起的。实践先该片选，则前一位的数据会在下一位显示一段时间；先发数据，则后一位的数据会在前一位显示一段时间。因而出现重影。解决这个问题的办法是先进行一个消影操作，然后再发片选，最后发数据。这样就很好地解决了重影问题。这样做的关键在于，在极短

的一段时

基于Nios II的数字钟设计

学生姓名： 学生学号：

院（系）： 电气信息工程学院 年级专业： 电子信息工程 指导教师： 助理指导教师：

二〇一五年五月

毕业设计（论文）原创性声明和使用授权说明

原创性声明

本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。

作 者 签 名： 日 期： 指导教师签名： 日 期：

使用授权说明

本人完全了解 大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，

数字电子钟设计报告

多功能数字钟的设计报告

目 录

1．实验目的???????????????????????????2 2．实验题目描述和要求 ??????????????????????2 3．设计报告内容?????????????????????????2 3.1实验名称???????????????????????????2 3.2实验目的???????????????????????????2 3.3实验器材及主要器件??????????????????????2 3.4数字钟基本原理和电路设计???????????????????3 3.5数字电子钟单元电路设计、参数计算和器件选择??????????3-8 3.6数字电子钟电路图???????????????????????9 3.7数字电子钟的组装与调试????????????????????9 4．实验结论???????????????????????????9 5．实验心得???????????????????????????10

参考文献 ????????????????????????????10

1

数字电子钟设计报告

1．实验目的

※掌握组合逻辑电路、时序逻辑电

摘 要

随着现在社会的快速发展，人们都电子产品的要求越来越高，因而电子产品无论从制作上还是从销售上都要求很高。要制作一个应用性比较好的电子产品就离不开数字电路，大到超级计算机、小到袖珍计算器，很多电子设备都有数字电路。数字系统是一个能够对数字信号进行加工，传递，和存储的实体，它由实现各种功能的数字逻辑电路相互连接而成。用来处理数字信号的电子线路称为数字电路，数字集成电路的基本逻辑单元是逻辑门，一块集成电路芯片所容纳的逻辑门数量反映了芯片的集成度，集成度越高，单个芯片所实现的逻辑功能越强。数字电路在生活中应用广泛，而我所学习的专业为电子信息工程，对于数字电路的熟悉程度要更彻底，所以我选择设计数字钟电路。

在本次设计的课题中，其目的是得到一个计时准确的数字时钟。在数字钟的制作过程中，要得到准确的计时，就必须对组成电路的每一部分的要求要高。整个电路是由振荡器电路、分频器电路、时间计数单元、译码驱动电路、数码管五个部分组成。整个电路的核心部分是振荡电路，振荡电路应采取晶体振荡，晶体振荡器输出频率为32768HZ，在设计中我们采用CD4060来完成电路的振荡和分频，以便于得到1HZ的输出频率。在计数电路中采用了74LS161计数,74LS161是