数电实验译码器和数据选择器实验报告

数据选择器、译码器、全加器实验

一、实验目的

1、熟悉数据选择器的功能。

2、熟悉译码器的工作原理和使用方法。

3、设计应用译码器，进一步加深对它的理解。 4、学习用中规模集成电路的设计方法。 二、实验所用仪器和芯片 1、双4选1数据选择器 2、双2线-4线译码器

74LS153 1片 74LS139 2片

3、四两输入与非门 74LS00 1片 3、TEC-5(TDS-2)实验系统 1台 三、实验内容

1、用Quartus II设计一个4选1的数据选择器

4个输入端输入4组周期不同的信号，改变数据选择引脚的电平和使能端（低电平有效）的电平，产生四种不同的组合，观察每种组合下数据选择器的的输出信号情况； 2、用2线-4线译码器设计一个3线-8线译码器，框图如下：

D0A2A1A0GBAGBAY0Y1Y2Y3BAGY0Y1Y2Y3Y0Y1Y2Y3

3、用数据选择器（1片74LS153）设计实现一位全加器，实现电路并验证其正确性。

附74LS153和74LS139管脚图

输入

数据选择器、译码器、全加器实验

一、实验目的

1、熟悉数据选择器的功能。

2、熟悉译码器的工作原理和使用方法。

3、设计应用译码器，进一步加深对它的理解。 4、学习用中规模集成电路的设计方法。 二、实验所用仪器和芯片 1、双4选1数据选择器 2、双2线-4线译码器

74LS153 1片 74LS139 2片

3、四两输入与非门 74LS00 1片 3、TEC-5(TDS-2)实验系统 1台 三、实验内容

1、用Quartus II设计一个4选1的数据选择器

4个输入端输入4组周期不同的信号，改变数据选择引脚的电平和使能端（低电平有效）的电平，产生四种不同的组合，观察每种组合下数据选择器的的输出信号情况； 2、用2线-4线译码器设计一个3线-8线译码器，框图如下：

D0A2A1A0GBAGBAY0Y1Y2Y3BAGY0Y1Y2Y3Y0Y1Y2Y3

3、用数据选择器（1片74LS153）设计实现一位全加器，实现电路并验证其正确性。

附74LS153和74LS139管脚图

输入

实验十六 译码器及数据选择器

一、实验目的1.熟悉集成译码器。 2.了解集成译码器应用。 3.熟悉数据选择器的原理及使用方法。

二、实验设备及器件1. 数字示波器 1台 2. 现代电子技术实验台 1套 实验器件: 74LS139 2—4 线译码器 1 片 (A41) 74LS153 双4 选1 数据选择器 1 片 (A42) 74LS04 六反相器 1 片 (A11)

实验十六 译码器及数据选择器

三、 实验原理1. 译码器 译码器的逻辑功能是将每个输入的二进制代码译成对 应的输出高,低电平信号。常见的译码器有二进制译码器, 十进制译码器和显示译码器等。 输入的2位二进制码共有4种状态, 译码器将每个输入代码译成对应 的一根输出线上的高,低电平信号。 为使能端,低电平有效 。它既 可控制电路的工作,也可用于扩展 逻辑功能。 =0时,2—4译码器工作; =1时,电路被禁止,输出全部为高 电平,输出状态与输入数据无关,BA 可视作二进制数据,B为高位,A为低 位,与输出Y0~Y3对应。

实验十六 译码器及数据选择器

实

2. 数据选择器

数据选择器又称多路选择器,多路开关。它是一个多输 入,单输出电路。数据选择器在地址码(或叫选择控制)电平的 控制下,从几个数据

实验三 译码器、数据选择器及其应用

一、实验目的

1．熟练掌握集成译码器、数据选择器的工作原理、逻辑功能及扩展应用。 2．一般了解利用译码器、数据选择器可以实现某些逻辑函数和其它用途。

二、实验用元器件

1.双2－4译码器 74LS139×1 2.3线-8线译码器 74LS138×1 3.双4选1数据选择器 74LS153×1 4.8选1数据选择器 74LS151×1 5.2输入四与非门 74LS00×1 6.4输入二与非门 74LS20×1

三、实验内容

1、测试74LS139的逻辑功能

图1 74LS139集成电路引脚图

如图1所示，74LS139内有两个2- 4译码器，表1是译码器的真值表。E为使能端，低电平有效，它既可控制电路的工作状态，也可用于实现扩展功能。E=0时，2-4译码器工作；E=1时，输出信号全部为高电平，输出状态与输入编码无关。B、A是选择信号，可视为译码器的地址码，B为高位，A为低位，两位地址码有四种组合状态，每种组合状态对应一路输出Y0~Y3。

表1 2-4译码器真值表（注：×为任意态）

实验步骤： 1）接线

按图1的引脚接线,测试单个2- 4译码器的功能（只接74LS139芯片中的一个译码器），1B

实验三 译码器、数据选择器及其应用

一、实验目的

1．熟练掌握集成译码器、数据选择器的工作原理、逻辑功能及扩展应用。 2．一般了解利用译码器、数据选择器可以实现某些逻辑函数和其它用途。

二、实验用元器件

1.双2－4译码器 74LS139×1 2.3线-8线译码器 74LS138×1 3.双4选1数据选择器 74LS153×1 4.8选1数据选择器 74LS151×1 5.2输入四与非门 74LS00×1 6.4输入二与非门 74LS20×1

三、实验内容

1、测试74LS139的逻辑功能

图1 74LS139集成电路引脚图

如图1所示，74LS139内有两个2- 4译码器，表1是译码器的真值表。E为使能端，低电平有效，它既可控制电路的工作状态，也可用于实现扩展功能。E=0时，2-4译码器工作；E=1时，输出信号全部为高电平，输出状态与输入编码无关。B、A是选择信号，可视为译码器的地址码，B为高位，A为低位，两位地址码有四种组合状态，每种组合状态对应一路输出Y0~Y3。

表1 2-4译码器真值表（注：×为任意态）

实验步骤： 1）接线

按图1的引脚接线,测试单个2- 4译码器的功能（只接74LS139芯片中的一个译码器），1B

实验三 译码器和数据选择器

一、 实验目的

1． 熟悉中规模集成译码器电路的原理及功能； 2． 掌握中规模集成译码器的使用方法及功能测试方法； 3． 了解集成译码器的应用。

二、实验预习要求

1． 复习译码器电路工作原理；

2． 预习中规模集成电路译码器74LS138的逻辑功能及使用方法； 3． 仔细阅读实验原理与实验内容，设计相应的电路和数据表格。

三、实验原理

译码器是一个多输入、多输出的组合逻辑电路，其功能是将每个输入的二进制代码译成对应的输出高、低电平的信号，它是编码的反操作。译码器在数字系统中的用途比较广泛，它不仅常用于代码的转换，终端的数字显示，还用于数据分配、脉冲分配、存储器寻址和组合逻辑信号的产生等场合。

常用的译码器电路有二进制译码器、二-十进制译码器、显示译码器等种类，不同的功能需求可选用不同种类的译码器来实现。本实验采用TTL中规模集成译码电路74LS138译码器，其管脚分布图见附录，表实验3.1为其功能真值表。鉴于74LS138有三个附加的控制端G1、G2A、G2B，可利用其片选的作用可以级联扩展译码器的功能，也可以利用其控制功能构成一个完整的数据分配器。

1. 用74LS138实现组合逻辑功能

由于二进制译码器的每一

实验二 数据选择器及其应用

学号： 姓名：

日期：

一、实验目的：

（1）通过实验的方法学习数据选择器的电路结构和特点。 （2）掌握数据选择器的逻辑功能及其基本应用。

二、实验设备：

数字电路实验箱，74LS00，74LS153。

三、实验原理：

数据选择器又称为多路开关，是一种重要的组合逻辑器件，它可以实现从多路数据中选择任何一路数据输出，选择的控制由专门的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、桶形移位器、并串转换器、波形产生器等。

四、实验内容：

1、 用与非门实现二选一数据选择器并测试。建立如图所示的实验电路。调动逻辑点评开关，

是选择器地址A0为某一定值。v为脉冲信号源，将v链接到数据输入端D1，数据通道D0接逻辑开关，改变地址端A0的值，用示波器观察选择器的输出Q。

2、 用一种74SL153及门电路设计实现一位全加器，输入用三个逻辑开关分别代表A、B、

CI，输出用两个指示灯分别代表CO、SO。

五、实验结果：

1、 与非门实现二选一数据选择器：

仿真电路图：

仿真实验结果 1kHz示波器显示结果 10kHz示波器显示结果 实际电路实验结果 从以上试验结果可看

浙江万里学院实验报告

课程名称：电子技术基础 实验名称：数据选择器实验 专业班级：信息工程131姓名:大帅哥 一、实验目的

1.熟悉74LS153型数据选择器的逻辑功能； 2.了解74LS153的应用。 二、实验设备及器件 1.TD-DS实验箱

2.74LS02 2 输入端或非门 1 片 3.74LS04 六反相器1 片

4.74LS153 双四选一数据选择器1片 三、内容

1. 74LS153逻辑功能测试

成绩：__________ 教师：__________

S 1 0 0 0 0 A1 X 0 0 1 1 A0 X 0 1 0 1 Y 0 D11 D11 D12 D13 2.选择器的级联

(其他图类似，所以就省略)

3用数据选择器实现逻辑函数

74LS153有2位地址输入，能产生任何形式的三变量以下的逻辑函数。使用4选1数据选择器产生三变量逻辑函数：

S A1 A0 Y 0 1 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 0 0 1 0 1 1 1 D10 D20 D11 D12 D21 D13 D22 D23 数据选择器的输出就是所要求的逻辑函数Z。按下图所示接线并验证。

(其他图

类似，所以省略) A

问题解析与解题方法

问题分析：

设计一个哈夫曼编码、译码系统。对一个ASCII编码的文本文件中的字符进行哈夫曼编码，生成编码文件；反过来，可将编码文件译码还原为一个文本文件。 （1） 从文件中读入任意一篇英文短文（文件为ASCII编码，扩展名为txt）；

（2） 统计并输出不同字符在文章中出现的频率（空格、换行、标点等也按字符处理）； （3） 根据字符频率构造哈夫曼树，并给出每个字符的哈夫曼编码；

（4） 将文本文件利用哈夫曼树进行编码，存储成压缩文件（编码文件后缀名.huf） （5） 用哈夫曼编码来存储文件，并和输入文本文件大小进行比较，计算文件压缩率； （6） 进行译码，将huf文件译码为ASCII编码的txt文件，与原txt文件进行比较。

根据上述过程可以知道该编码译码器的关键在于字符统计和哈夫曼树的创建以及解码。

哈夫曼树的理论创建过程如下： 一、构成初始集合

对给定的n个权值{W1,W2,W3,...,Wi,...,Wn}构成n棵二叉树的初始集合

F={T1,T2,T3,...,Ti,...,Tn}，其中每棵二叉树Ti中只有一个权值为Wi的根结点，它的左右子树均为空。 二、选取左右子树

在F中选取两棵根结点权值

计算机组成原理实验报告

——实验一 多路选择器的设计与实现

专 业： 计算机科学与技术（师范） 姓 名：XXX 学 号： 指导老师： 完成日期：

一、 实验目的

1、回顾多路选择器的原理 2、熟悉Logisim软件的使用方法

3、熟悉

ISE软件的开发过程

4、锻炼使用VHDL语言面熟硬件的能力 5、熟悉Digilent Nexy3 FPGA开发板

二、 实验内容

用两种方法实现一个两位数据的2选1多路选择器 1、用Logisim软件设计2选1多路选择器并进行仿真

2、使用VHDL语言设计2选1多路选择器，并在ISE环境 下进行综合、仿真、调试，并下载到Digilent Nexy3 FPGA开发板进行验证

三、 实验过程

第一部分：用Logisim实现2选1多路选择器 Step 1：创建工程

2选1多路选择器的逻辑表达式：Z=（A* S）+

（B*S），由此可知一个2选1多路选择器