cadence allegro教程

Cadence allegro菜单解释——file

已有 320 次阅读 2009-8-16 19:17 |个人分类:工作|关键词:Cadence allegro file 菜单 解释

每一款软件几乎都有File菜单，接下来详细解释一下allegro与其他软件不同的菜单。

new

新建PCB文件，点new菜单进入对话框后，drawing type里面包含有9个选项，一般我们如果设计PCB就选择默认第一个board即可。 如果我们要建封装库选package symbol即可，其他7个选项一般很少用，大家可以理解字面意思就可以知道什么意思了。

open

打开你所要设计的 PCB文件，或者封装库文件。

recent designs

打开你所设计的PCB文件，一般是指近期所设计的或者打开过的PCB文件。

save 保存

save as

另存为，重命名。

import

import 菜单包含许多项，下面详细解释一下我们经常用到的命令。 logic 导入网表，详细介绍在allegro基础教程连载已经有介绍，在此不再详细介绍。

artwork 导入从其他PCB文件导出的.art的文件。一般很少用词命令。 命令IPF和stream 很少用，略。

DXF

PCB学习心得

一、写在前面的话

本文将着重介绍一个PCB菜鸟的学习心得，详细的记录每个要点的操作方法和原因，着重将这个过程中学习到的一些东西与大家分享。同时如发现有任何问题或者是好的方法和建议，请大家指出，共同学习、共同进步！ ——PCB路漫漫其修远兮，吾将上下而求索

接下来将从PCB设计的怎个流程和大家分享

二、PCB设计前的准备

1． PCB设计之前，请确保原理图的正确性，DRC检测能正常通过，这是必须的

a.点击：Tool-->Design Rules Check,如下图所示

或者直接点击快捷方式：2

1元器件快速排序 ○2DRC检查(作用同上) 具体的每个操作的说明：○○3网表生成 ○4元器件清单

注：元器件生成清单，点击上图中的4，需要在下图位置添加PCB封装属性即可得到元器件清单BOM

具体操作为在Header添加tPCB Footprint，在Combined property string添加t{PCB Footprint}

2.DRC检测规则按如下规则即可

如图的检测规则为默认，如有特殊需求可自行修改！

出现最多的“WARNING(ORCAP-1829): Possible pin t

Cadence Allegro元件封装制作流程

1. 引言

一个元件封装的制作过程如下图所示。简单来说，首先用户需要制作自己的焊盘库Pads，包括普通焊盘形状Shape Symbol和花焊盘形状Flash Symbol；然后根据元件的引脚Pins选择合适的焊盘；接着选择合适的位置放置焊盘，再放置封装各层的外形（如Assembly_Top、Silkscreen_Top、Place_Bound_Top等），添加各层的标示符Labels，还可以设定元件的高度Height，从而最终完成一个元件封装的制作。

下面将分表贴分立元件，通孔分立元件，表贴IC及通孔IC四个方面来详细分述元件封装的制作流程。

2. 表贴分立元件

分立元件一般包括电阻、电容、电感、二极管、三极管等。 对于贴片分立元件，以0805封装为例，其封装制作流程如下：

2.1. 焊盘设计

2.1.1. 尺寸计算

表贴分立元件，主要对于电阻电容，焊盘尺寸计算如下：

G H P L W R Y K 侧视图

K 底视图

X 封装底视图

其中，K为元件引脚宽度，H为元件引脚高度，W为引脚长度，P为两引脚之间距离（边距离，非中心距离），L为元件长度。X为焊盘长度，Y为焊盘宽度，R为焊盘间边距离，G为

Cadence Allegro元件封装制作流程

1. 引言

一个元件封装的制作过程如下图所示。简单来说，首先用户需要制作自己的焊盘库Pads，包括普通焊盘形状Shape Symbol和花焊盘形状Flash Symbol；然后根据元件的引脚Pins选择合适的焊盘；接着选择合适的位置放置焊盘，再放置封装各层的外形（如Assembly_Top、Silkscreen_Top、Place_Bound_Top等），添加各层的标示符Labels，还可以设定元件的高度Height，从而最终完成一个元件封装的制作。

下面将分表贴分立元件，通孔分立元件，表贴IC及通孔IC四个方面来详细分述元件封装的制作流程。

2. 表贴分立元件

分立元件一般包括电阻、电容、电感、二极管、三极管等。 对于贴片分立元件，以0805封装为例，其封装制作流程如下：

2.1. 焊盘设计

2.1.1. 尺寸计算

表贴分立元件，主要对于电阻电容，焊盘尺寸计算如下：

G H P L W R Y K 侧视图

K 底视图

X 封装底视图

其中，K为元件引脚宽度，H为元件引脚高度，W为引脚长度，P为两引脚之间距离（边距离，非中心距离），L为元件长度。X为焊盘长度，Y为焊盘宽度，R为焊盘间边距离，G为

Cadence Allegro元件封装制作流程

1. 引言

一个元件封装的制作过程如下图所示。简单来说，首先用户需要制作自己的焊盘库Pads，包括普通焊盘形状Shape Symbol和花焊盘形状Flash Symbol；然后根据元件的引脚Pins选择合适的焊盘；接着选择合适的位置放置焊盘，再放置封装各层的外形（如Assembly_Top、Silkscreen_Top、Place_Bound_Top等），添加各层的标示符Labels，还可以设定元件的高度Height，从而最终完成一个元件封装的制作。

下面将分表贴分立元件，通孔分立元件，表贴IC及通孔IC四个方面来详细分述元件封装的制作流程。

2. 表贴分立元件

分立元件一般包括电阻、电容、电感、二极管、三极管等。 对于贴片分立元件，以0805封装为例，其封装制作流程如下：

2.1. 焊盘设计

2.1.1. 尺寸计算

表贴分立元件，主要对于电阻电容，焊盘尺寸计算如下：

G H P L W R Y K 侧视图

K 底视图

X 封装底视图

其中，K为元件引脚宽度，H为元件引脚高度，W为引脚长度，P为两引脚之间距离（边距离，非中心距离），L为元件长度。X为焊盘长度，Y为焊盘宽度，R为焊盘间边距离，G为

ALLEGRO

使用教程

一． PCB窗口介面介绍

运行PCB EDIT

出现对话框

注：不同的选项能实现的功能有所不同，一般PCB画板时选择Allegro Expert

1.PCB介面

2.工具栏

其中工具栏的图标在相应的菜单栏中都可以找到，其对应关系如下：红色的文字对应菜单栏的选项。

如果工具栏图标太多或者太少，可以通过菜单 View=>Customization=>Toolbar 自己增加或者减少一些不常用的图标

3．控制栏说明

控制栏主要有三大选择项：Option、Find 和 Visibility通过控制面板的 Option 标签可选择被激活的类或子类，在 Allegro 数据库中，所有元素都有一个类属性

（CLASS）或子类属性（SUBCLASS） 。通过控制面板的 Find 标签，可以选择各种元素，如 Nets、Lines、Vias等，当执行各种命令时，都需要在 Find 标签中选择好相应的元素。以移动命令为例，说明一下“Find”选项含义。选择菜单 Edit=>Move，再看“Find”选项如图所示，

其中有多个复选框可供选择，想移动什么东西，一定要将其对应的复选框钩上“√

CADENCE

IC设计工具原理(Cadence应用)

哈尔滨工程大学微电子学专业

第一章 IC设计基础CADENCE

集成电路设计就是根据电路功能和性能 的要求，在正确选择系统配置、电路形 式、器件结构、工艺方案和设计规则的 情况下，尽量减小芯片面积，降低设计 成本，缩短设计周期以保全全局优化， 设计出满足要求的集成电路。其最终的 输出是掩模版图，通过制版和工艺流片 得到所需的集成电路。

IC设计基础CADENCE

集成电路制造过程示意图：

IC设计基础CADENCE

集成电路设计域主要包括三个方面： 行为设计(集成电路的功能设计) 结构设计(逻辑和电路设计) 物理设计(光刻掩模版的几何特性和物 理特性的具体实现)

IC设计基础CADENCE

集成电路设计层次主要包括五个层次：(1)系统级 (2)算法级 (3)寄存器传输级(RTL级) (4)逻辑级 (5)电路级

IC设计基础CADENCE

集成电路设计特点：(1)集成电路对设计正确性提出了更为严格的要求。 (2)集成电路对外引出端的数目受外形尺寸限制，外形 尺寸与封装内芯片的引脚数目不可能同步增加，给芯 片的检测带来困难。 (3)集成电路的布局、布线等版图设计更加复杂，只有 最终生成设计版图，

使用手冊

Edited by 黃子龍、趙建勝、林慶鈞(2002)

1

Outline 1. Introduction

2. 工作站使用初級入門 3. 事前準備 4. Cadence

A. Layout B. Schematic C. Symbol D. PDRACULA 5. Spice

A. Hspice B. Awaves

Introduction 完整的Full-Custom設計系統環境

1. 設計資料庫-Cadence Design Framework II 2. 電路編輯環境-Text editor / schematic editor 3. 電路模擬軟體-spice

4. 佈局編輯軟體-Candence virtuoso

5. 佈局驗證軟體-diva, Dracula/Inquery, Hercules 系統環境 1. 工作站

2. unix-based 作業系統

2

工作站使用初級入門 基本指令簡介：

1. ls：檢視目錄下所有檔案。 2. clear：清除螢幕。

3. pwd：顯示目前工作的目錄。 4. cd：改變目錄。 5. rm：刪除檔案。 6. cp：複製檔案。 7. mv：移動檔案。 8. mkdir：建立目錄

# May use function keys F2-F12, most Alpha-numberic keys with control

# modifier (although Control - C, V and X are reserved for copy, paste and cut) # and Navigation Keys (Home, Up arrow, Esc, etc.) These items may be modifed # by the following:

# Modifier Indicator Example # Shift S SF2

# Control C (function keys) CF2 # Control ~ (alpha-numeric) ~N # Meta A AF2

# Modifiers may be combined. Some examples: # CSF2 Control-Shift F2 # ASF2 Meta-Shift F2 # CAF2 Control-Meta F2

一、Capture生成netlist的时候报错：

1. Unable to open c:\\Cadence\\PSD_14.2\\tools\\capture\\allegro.cfg for reading. Please correct the above error(s) to proceed 错误解释：

allegro.cfg文件找不到或allegro.cfg文件不能打开，这个问题的根源是，有可能每台电脑上安装Allegro的的位置不一样，allegro.cfg文件找不到是理所当然的。 处理办法：

点生成netlist，点setup，修改路径为capture\\allegro.cfg所在路径，把allegro.cfg文件的位置选择你现在安装目录的文件位置。

2. Spawning... \-pst -d \\

\\

#1 Error [ALG0012] Property \instance U3: SCHEMATIC1, PAGE1 (2.00, 2.10).

#2 Error [ALG0012] Property \instance C2: SCHEMATIC1, PAGE1 (2.30, 0.30).

#17 Abor