计数器原理测试及其设计

实验七 计数器原理及其测试

1. 利用74LS160，分别用清零法和置数法设计一个七进制计数器。

清零法：74LS1160具有异步清零功能，计数达到7，通过门电路产生清零信号实现清零，由于异步清零，故0111出现时间极短（过渡态），所以共包括了0000到0110七个状态。

XSC1Ext Trig+_AB_+_VCC5VU1A+74LS10DXFG13456710912ABCDENPENT~LOAD~CLRCLKU2QAQBQCQDRCO141312111574LS160D 将示波器与个输出端分别相连得到输出波形图：

CP与QA

CP与QB

CP与QC

CP与QD

CP与Cr

置数法：74LS160有同步置数功能，由于是同步故没有过渡态，图示从0011开始，七个CP后计数达到1001，产生置数信号，下一个CP到来时置入0011。

U2A74LS00DVCC5VXFG13456710912ABCDENPENT~LOAD~CLRCLKAB_+_XSC1Ext Trig+_+U1QAQBQCQDRCO141312111574LS160D CP与QA

CP与QB

CP与QC

CP与QD

CP与Cr

2. 分别

四川大学电子信息学院数电实验ppt

计数器及其 ——应用设计马雪莲 四川大学电工电子实验中心

四川大学电子信息学院数电实验ppt

实验目的 了解计数器的功能和特点。 熟悉任意计数器的设计方法，

并掌握其应用。四川大学电工电子实验中心

四川大学电子信息学院数电实验ppt

计数器介绍 计数器是数字系统中不可缺少 的时序逻辑器件，不但可以实 现计数、分频，还可以实现测 量、运算和控制等功能，在实 践中应用很广。四川大学电工电子实验中心

四川大学电子信息学院数电实验ppt

计数器分类同步计数器 TTL计数器 按结 异步计数器 二进制计数器 十进制计数器其它进制计数器 按计数 的增减

按时钟的 连接方式

构

COMS计数器 加法计数器减法计数器 可逆计数器

按计数的

循环长度

四川大学电工电子实验中心

四川大学电子信息学院数电实验ppt

虽然集成计数器的规格和型号很 多，但也不可能任意进制的计数 器都有与之相对应的集成产品。 这就要求我们学会用现有的成品 计数器外接器件及线路，构成适 合自己需要的计数器。四川大学电工电子实验中心

四川大学电子信息学院数电实验ppt

例如：我们现有M进制计数要构成N 进制计数器。当NM时，则要 多片M

一、 设计任务要求

设计光电计数器，实现无接触计数，主要用于工厂生产线工件

计数。可采用遮光式光电传感器或者反射式光电传感器，要求使用红外发光二极管、光电管检测，要求光电发射管和接收管有30mm以上的间距，在制作实物可用导线引出长度，用LED数码显示器来显示0-999的范围计数，当数字超出999时，能够发出报警，并且能在报警后延时3秒钟自动关闭报警并自动重新计数同时可以手动清除报警，能够实现无接触计数，独立设计光电计数器电路原理图（包含电源部分），画出完整的电路原理图（包含电源部分）和PCB板图，查找资料，要求做出实物，可以使用万用板制作实物，独立完成。

二、方案设计

1、 方案

以89C51为核心的计数电路 基于单片机的光电计数器，使用89C51单片机，电路简单，需要编写程序，可通过编程实现各种各样的算术算法和逻辑控制，而且体积小，硬件实现简单，安装方便，可实现数码显示和键盘设定等多种功能。 采用遮光式光电传感器，将红外发光管与光电接收管相对安放，每当物体通过一次，红外光就被遮挡一次，光电接收管的输出电压就发生一次变化，这个变化的电压信号通过放大和处理后，形成计数脉冲，通过光电隔

- 1 -

离耦合并行输入至89C5

摘要

随着电子技术的飞速发展，数码产品越来越深受广大消费者的喜爱，数字电子有着非常远大的前景。

数字电子技术已经成为新技术发展的一个重要标志，数字电子技术的普及，尤其是微计算机的迅速发展和应用，使数字电子技术进入了一个新阶段。它不仅广泛的用于现代数字通讯雷达、自动控制、航天控制、遥测、遥控、数字计算机、数字测量仪表、医疗设备等各个科学领域；而且进入了千家万户的日常生活。因此：数字电子技术将对人类文明，人类迈向信息社会起着重大作用。

Abstract

With the high-speed development of electron technology, numerals products are given more and more popularity by the most consumers. Digital electronics has very long-range prospect.

Digital electronic technology has already become an important sign of new technical development. The popularization o

实验五 计数器及其应用

一、实验目的

1.熟悉常用中规模计数器的逻辑功能。

2.掌握二进制计数器和十进制计数器的工作原理和使用方法。

二、实验设备

1、数字电路实验箱； 2、74LS90。 3、函数信号发生器

三．实验原理

1、 计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数

进行计数，以实现测量、计数和控制的功能，同时具有分频功能。计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。

2、 74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示

空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一

个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。其中前两个为异步清0端，后两个为异步置9端。CP1, CP2。为两个时钟输入端；Q0 ~Q3为计数输出端。当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3

实验二 模可变计数器设计

一、 实验目的

(1) 掌握关于简单数字电路的设计和静态数码管的设计。 （2）熟悉VHDL中进程语句的使用。 （3）掌握数码管的显示。 二、 实验内容与要求

（1） 设计设置一位控制位M，要求M=0：模23计数；M=1：模109计数。 （2） 计数结果用静态数码管显示，显示BCD码。 （3） 给出此项设计的仿真波形。

三、设计原理

（1）计数器能够计数的前提就是在使能端有效时，因此设计了en作为输入信号。

（2）计数器应该还要有异步清零端，因此设计了rst作为一个输入信号。另外因为这是模可变的计数器，因此还需要m作为一个输入信号控制计数的模

（3）计数器的基本工作原理是在CP:时钟脉冲输入端，每个上升沿到来时，计一个数，即自身加一，因此设计了计数的变量mmm

（4）若是X模，则应该在小于X时计数，一旦记到X时，应该输出一个进位，因此需要设计一个变量limit作为参量，只有在小于limit时才可以计数，否则就应该清零。又由于在模切换时，要求只要小于22或108就可以计数，因此limit要赋予不同的值(由m控制)，且在是否执行加一前进行判断。

（5）因为一个静态数码管需要四位输出，最大计数是108，要用

目 录

1引言 ........................................................................................................................................ 2 2 设计内容及要求 .................................................................................................................... 2

2.1基本内容 ..................................................................................................................... 2 2．2提高要求 ..................................................................................................................

实验五 程序计数器PC和微程序计数器uPC

实验

一、实验目的

(1) 了解模型机中微程序的基本概念。 (2) 了解PC的结构、工作原理及其控制方法。 (3) 了解模型机中微程序的基本概念。

(4) 了解uPC的结构、工作原理及其控制方法。

二、实验要求

利用COP2000实验仪上的K16..K23开关做为DBUS的数据，其它开关做为控制信号，实现程序计数器PC的写入和加1功能，并观察PC及相应变化。

三、实验说明 1、

PC原理图

PC是由两片74HC161构成的八位带预置记数器，预置数据来自数据总线。记数器的输出通过74HC245（PCOE）送到地址总线。PC值还可以通过74HC245（PCOE_D）送回数据总线。

- 1 -

在COP2000中，PC+1由PCOE取反产生。 当RST = 0时，PC记数器被清0

当LDPC = 0时，在CK的上升沿，预置数据被打入PC记数器 当PC+1 = 1时，在CK的上升沿，PC记数器加一 当PCOE = 0时，PC值送数据总线

PC打入控制原理图

PC打入控制电路由一片74HC151八选一构成。

当ELP=1时，LDPC=1，不允许PC被预置 当ELP=0时，LDPC由IR3，IR2，Cy，Z确定 当IR3 IR2

EDA课程设计

工程名称专业班级学生姓名指导教师

基于FPGA地计数器地设计

通信102班

青瓜

2013年 5 月28 日

摘 要

本课程设计要完成一个1 位十进制计数器地设计.计数器是大规模集成电路中运用最广泛地结构之一.在模拟及数字集成电路设计当中, 灵活地选择与使用计数器可以实现很多复杂地功能, 可以大量减少电路设计地复杂度和工作量.讨论了一种可预置加减计数器地设计, 运用Ver ilog H DL 语言设计出了一种同步地可预置加减计数器, 该计数器可以根据控制信号分别实现加法计数和减法计数, 从给定地预置位开始计数, 并给出详细地 VerilogHDL 源代码.最后, 设计出了激励代码对其进行仿真验证, 实验结果证明该设计符合功能要求, 可以实现预定地功能.

关键词：计数器；VerilogHDL；QuartusⅡ；FPGA；

Abstract

This course is designed to complete a

实验报告

实验名称：

实用数字电子设计基础

计数器加译码器设计和基于LPM宏模块的计数器设计

实验目的：初步掌握Quartus II基于LPM宏模块的设计流程与方法并由此引出基于LPM模块的许多其他实用数字系统的自动设计技术。 实验内容：

根据教材175页8.5节的流程，利用Quartus II完成基于LPM宏模块的计数器设计编辑和仿真测试等步骤，给出仿真波形。

在实验系统上硬件测试，验证此设计的功能并进行解说。对于引脚锁定以及硬件下载测试。

计数器加译码器设计

（1）程序输入： dec17s程序：

module dec17s(a,led7s); input [3:0] a; output [6:0] led7s; reg [6:0] led7s; always @(a) case(a)

4'b0000: led7s <= 7'b0111111; 4'b0001: led7s <= 7'b0000110; 4'b0010: led7s <= 7'b1011011; 4'b0011: led7s <= 7'b1001111; 4'b0100: led7s <= 7'b1100110; 4'b0101: led7s <= 7'b1101101; 4'b0110: led7s <= 7'b1111101; 4'b0111: led7s <= 7'b0000111; 4'b1000: led7s <= 7'b1111111; 4'b1001: led7s <= 7'b1101111;

4'b1010: led7s <= 7'b1110111; 4'b1011: led7s <= 7'b1111100; 4'b1100: led7s <= 7'b0111001; 4'b1101: led7s <= 7'b1011110; 4'b1110: led7s <= 7'b1111001; 4'b1111: led7s <= 7'b1110001; default: led7s <= 7'b0000000; endcase endmodule

count的程序：

module count(en,clk,clr,cout,outy); input en,clk,clr; output [3:0]outy; output cout; reg [3:0]outy;

always @