基于fpga的数字课程设计

基于FPGA的数字跑表的设计

摘 要

本设课程设计是基于FPGA的数字跑表的设计，利用Verilog HDL语言和Quartus II软件以及FPGA实验操作平台来实现的。本论文的重点是用硬件语言Verilog HDL 来描述数字跑表，偏重于软件设计。大致内容是首先简单介绍了EDA的现状和前景， Verilog HDL 语言特点，应用平台FPGA，之后阐述了数字跑表的设计思想和大体的设计流程，最后进入本设计的核心设计部分，用Verilog HDL 语言设计数字跑表电路，着重对各个模块进行了详细的分析和说明。

【关键词】Verilog HDL 语言；Quartus II 软件；数字秒表

- 1 -

基于FPGA的数字跑表的设计

目 录

1 绪论 ·································································································· 2

1.1 EDA的现状和发展及FPGA简介 ············································· 2 1.2 Verilog HDL语言及QuartusⅡ

基于FPGA的数字时钟的设计

课 题： 基于FPGA的数字时钟的设计

学 院： 电气信息工程学院

专 业 ： 测量控制与仪器

班 级 ： 08测控（2）班

姓 名 ： 潘 志 东

学 号 ： 08314239

合作者姓名： 颜志林

2010 年 12 月 12 日

数 字 电 路 课 程 设 计

综述

近年来随着数字技术的迅速发展，各种中、大规模集成电路在数字系统、控制系统、信号处理等方面都得到了广泛的应用。这就迫切要求理工科大学生熟悉和掌握常用中、大规模集成电路功能及其在实际中的应用方法，除通过实验教学培养数字电路的基本实验方法、分析问题和故障检查方法以及双踪示波器等常用仪器使用方法等基本电路的基本实验技能外，还必须培养大学生工程设计和组织实验能力。

本次课程设计的目的在于培养学生对基本电路的应用和掌握，使学生在实验原理的指导下，初步具备基本电路的分析和设计能力，并掌握其应用方法；自

基于FPGA的数字跑表的设计

摘 要

本设课程设计是基于FPGA的数字跑表的设计，利用Verilog HDL语言和Quartus II软件以及FPGA实验操作平台来实现的。本论文的重点是用硬件语言Verilog HDL 来描述数字跑表，偏重于软件设计。大致内容是首先简单介绍了EDA的现状和前景， Verilog HDL 语言特点，应用平台FPGA，之后阐述了数字跑表的设计思想和大体的设计流程，最后进入本设计的核心设计部分，用Verilog HDL 语言设计数字跑表电路，着重对各个模块进行了详细的分析和说明。

【关键词】Verilog HDL 语言；Quartus II 软件；数字秒表

- 1 -

基于FPGA的数字跑表的设计

目 录

1 绪论 ·································································································· 2

1.1 EDA的现状和发展及FPGA简介 ············································· 2 1.2 Verilog HDL语言及QuartusⅡ

郑州轻工业学院

课程设计说明书

题目：基于FPGA的电子钟设计

姓名：事实上

院（系）：电子信息工程学院 专业班级：电子信息工程14-2 学号：1654165416565 指导教师：蔡超峰 成绩：

时间： 2017 年 6 月 19 日至 2017 年 6 月 25 日

基于FPGA的电子钟设计

郑州轻工业学院 课程设计任务书

题目基于FPGA的电子钟设计

专业、班级电子信息工程14-2 学号 541401056514姓名*** 主要内容、基本要求、主要参考资料等：

主要内容：

要求学生使用VHDL语言设计一个显示时（2位）、分（2位）、秒（2位）的6个数字的多功能电子钟。该电子钟既可以作为闹钟，也可以作为计时器。系统的时钟频率为1024Hz，要求给出复位键、报警键、调整时钟等按键设计。 基本要求：

1、掌握FPGA的程序设计方法。 2、掌握硬件描述语言语法。 3、给出设计思路与框图

4、程序设计完成后要求在软件中实现功能仿真。 主要参考资料：

1、周润景.基于QuartusⅡ的FPGA/CPLD数字系统设计实例[M].电子工业

出版社.2007,8

2、林明权马维旻VHDL数字控制系统设计范例.电子工业出版社2003,1

基于FPGA 的数字钟设计

摘 要

伴随着集成电路技术的发展, 电子设计自动化(EDA)技术逐渐成为数字电路设计的重要手段。 基于FPGA的EDA技术的发展和应用领域的扩大与深入，使得EDA技术在电子信息，通信，自动控制，计算机等领域的重要性日益突出。 本设计给出了一种基于FPGA的多功能数字钟方法，采用EDA作为开发工具，VHDL语言和图形输入为硬件描述语言，QuartusII作为运行程序的平台，编写的程序经过调试运行，波形仿真验证，下载到EDA实验箱的FPGA芯片，实现了设计目标。

系统主芯片采用CycloneII系列EP2C35F672C8。采用自顶向下的设计思想，将系统分为五个模块:分频模块、计时模块、报时模块、显示模块、顶层模块。用VHDL语言实现各个功能模块, 图形输入法生成顶层模块. 最后用QuartusII软件进行功能仿真, 验证数字钟设计的正确性。

测试结果表明本设计实现了一个多功能的数字钟功能，具有时、分、秒计时显示功能，以24小时循环计时；具有校正小时和分钟的功能；以及清零，整点报时功能。

关键词：EDA技术；FPGA；数字钟；VHDL语言；自顶向下

电子信息工程专业综合设计（报告）

（课 程 设 计）

题目 基于FPGA的VGA图形显示

二级学院 电气与电子工程学院 专 业 电子信息工程

班 级

学生姓名 学号

同组姓名 指导教师 时 间

1

基于FPGA的VGA图形显示

摘要：

本次的题目是基于FPGA的VGA图形显示，实现VGA图像显示与控制。本文介绍的主要内容围绕着显示特定图片，且图片可受控制的相关原理与方法展开。根据VGA显示原理，利用VHDL作为逻辑描述手段，设计了一种基于现场可编程器件FPGA的VGA接口控制器。实现VGA图像显示控制器是通过Altera公司的QuartusII软件环境下对VGA模块的设计和顶层逻辑框图

1

摘 要

本设计是一个采样率高达100MSPS、模拟带宽10MHz的便携式数字示波器，采用XILINX的FPGA器件来作为系统核心器件来设计。 系统使用可编程逻辑实现部分数字电路功能，使用内嵌Microblaze软核CPU执行系统的运算与控制功能。示波器的模数转换器采用AD9283-80实现。整个系统的设计由两部分完成，一是完成硬件电路的设计；二是采用ise10.0开发套件设计系统的软件功能。

本便携式数字示波器具有体积小、重量轻、成本低及低功耗的优点。

关键词： Microblaze；A/D转换器；示波器；FIFO；VHDL

2

Abstract

This design is a sampling rate as high as 80MSPS, simulation of portable digital oscilloscopes bandwidth 10MHz XILINX FPGA device, the core device as a system design. Systems use the FPGA internal programmable logic realize part of digita

基于FPGA数字电压表设计

摘要: 系统基于EDA技术的智能数字电压表实现,以现场可编程门阵列(FPGA)为设计核

心，集成于一片Xilinx公司的SpartanⅡE系列XC2S100E-6PQ208芯片上，在ISE环境下采用超高速硬件描述语言(VHDL)模块化编程,实现了电压的数据采集、转换、处理、显示等功能。本设计的特点在于能够测量的电压范围宽（0~50VDC），主要采用了分压原理,该系统具有集成度高、灵活性强、易于开发和维护等特点。

关键字: FPGA VHDL 数字电压表 AD转换

Abstract:The system according to the EDA technical achieve the digital voltager,It is base on FPGA(Field Programmable Gate Array), adopting VHDL(VHSIC Hardware Description Language) under the under the environment of ISE.most of the designs gather in the Spartan ⅡE ser

本科毕业论文(设计)

题 目： 基于FPGA的直接数字

频率合成器设计

学 院： 自动化工程学院 专 业： 电子信息科学与技术 班 级： 2004级2班 姓 名： ########## 指导教师： ###########

2008年 6 月 2 日

基于FPGA的直接数字频率合成器设计

The Design of Direct Digital Frequency Synthesizer Based on FPGA

摘 要

设计由可编程逻辑阵列FPGA（Field Programmable Gate Array）器件实现直接数字频率的合成器。直接数字频率合成器（Direct Digital Synthesizer）是从相位概念出发直接合成所需波形的一种频率合成技术。由于FPGA的自身特点，能够很容易在FPGA内部生成多个基本模块，从而开发出功能更强大的芯片。本文在对现有DDS技术的学习基础上，在FPGA器件上实现了基于DDS技术

现代电子实验

数字跑表实验报告

一．功能要求 基本功能： 1）、跑表精度为0.01秒 2）、跑表计时范围为：1小时 3）、设置开始计时/停止计时、复位两个按钮 4）、显示工作方式：用六位BCD七段数码管显示读数。显示格式：

分 秒 0.01秒

扩展功能： 1）、按键消抖； 2）、分别存储三组选手时间并分时回放显示；

一．设计要求

1）设计出符合要求的解决方案 2）设计出单元电路

3）利用EDA软件对单元电路及整体电路进行仿真 4）利用EDA软件在实验板上验证

总体设计框图

时钟输入

按键输入

计数器 除法器 按键消抖 功能控制模块 译码模块 数码管扫描模块 数码管 设计说明：

对于按键输入，先对按键进行消抖，然后按键输入信息给功能控制模块，此模块是核心控制中心，它能控制计数模块计数的开始，停止。同时，当相应按键按下时，它还可以对计数结果进行存储和读取，其中用到了一个F I F O。由于计数时候个位和十位并没有分开，所以之后我们采用了一个除法器，把个位和十位分离。之后的数据经过译码以后就可以由数码管显示了。

单元电路划分

1.按键输入模块 （1）按键检测模块 （2）按键消抖模块 2.计数