eda技术和Veriloghdl

一、填空题（10分,每小题1分）

1. 用EDA技术进行电子系统设计的目标是最终完成 的设计与实

现。

2. 可编程器件分为 和 。

3. 随着EDA技术的不断完善与成熟， 的设计方法更多的被应用于Verilog HDL设计当中。

4. 目前国际上较大的PLD器件制造公司有 和 公司。

5. 完整的条件语句将产生 电路，不完整的条件语句将产生 电

路。

6. 阻塞性赋值符号为 ，非阻塞性赋值符号

为 。

二、选择题 (10分，每小题2分)

1. 大规模可编程器件主要有 FPGA、CPLD两类，下列对FPGA结构与工作原理的描

述中，正确的是 。

A．FPGA全称为复杂可编程逻辑器件； B．FPGA是基于乘积项结构的可编程逻辑器件；

C．基于SRAM的FPGA器件，在每次上电后必须进行一次配置； D．在Altera公司生产的器

……… …… … … … … … … … … … 线 : …业……级专…年… … … … … … … … …: 别…系… )封 题 … 答 … … 不 … 内 … 线 … 封 … 密 … (… … …: 号…学… … … … … … 密 … …名: …姓…………………………………… 东莞职业技术学院试卷（A卷）

2010 --2011学 年第二学期

《EDA技术》试卷

适应班级： 2009级电子信息工程1－6班、2010级应用电子2年1－2班 考试形式：闭卷 考试时间：120分钟 允许带 入场

题序 一 二 三 四 五 六 七 八 总 分 得分 评卷人 一、选择题（共30分 每空2分 ） 得分 1. EDA的中文含义：（ ） A 电力设备自动化 B 电子驱动自动化 C 电子设计自动化

D 电子设计应用

2. 请选择合适的项构成下列EDA技术开发流程：

A → （ ） → （ ） → （ ） → D → （ ） A 原理图/HDL文本输入 B 适

A《PLD原理与EDA技术》复习提纲

基本概念

1-1 EDA技术与ASIC设计和FPGA开发有什么关系? P3~4

答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现这一途径的主流器件。FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。

1-2与软件描述语言相比，VHDL有什么特点? P6

答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。综合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路

数字电路实验

实验一 逻辑门电路功能测试

一、实验目的

1．掌握常用集成逻辑门的逻辑功能，熟悉其外形和引脚排列 2．了解门的门控制作用 3．掌握常用逻辑门的变换方法 二、使用仪器和器件 1．双踪示波器

2．数字电路实验箱

3．74LS51 74LS00 74LS86 74LS20 74LS04 三、实验内容和步骤

1．TTL集成门电路逻辑功能的测试 （1）“与非门”逻辑功能的测试

在实验箱上用一个四输入端“与非门”（ TTL：74LS20 ）。按表1-1完成逻辑功能的测试（输入接逻辑电平选择开关、输出接电平显示）。

表1-1 “与非门”逻辑功能的测试

输 入 A 1 1 0 0 B 1 0 1 0 C 1 1 0 0 输 出 Y 注：测试前应将“与非”门多余的输入端，作适当处理。 （2）用“与或非”门实现Z?AB?C的逻辑功能

在实验箱上用 “与或非”门（ TTL：74LS51 ），按Z?AB?C的逻辑功能接线，并完成表1-2的功

1． 什么是EDA技术？

答：EDA是指电子设计自动化。指以PLD为设计载体，以HDL为系统逻辑描述的主要方式，以计算机、开发软件、开发系统为设计工具，通过相关的开发软件，自动完成将用软件方式设计的电子系统转化成硬件电路，最终形成集成电子系统或ASIC的一门新技术。

2． 一般把EDA技术的发展分为CAD、CAE和EDA三个阶段，并向着ESDA方向发展。 3． EDA技术的精髓是什么？它们各自的含义是什么？

答：精髓是建模、仿真、综合。建模指的是用硬件描述语言描述电路的功能；仿真指的是验证所建模型的电路功能；综合是指把软件模型转化为硬件电路。

4． EDA技术在应用设计领域主要包含哪四个方面的内容（1） HDL （2）PLD （3）EDA工具软件（4） EDA开发系统 。 5．EDA技术的基本特征（1）自顶向下的设计方法；（2）采用硬件描述语言；（3）高层综合和优化；（4）并行工程；（5）开放性和标准化。

6．当前最流行的并成为IEEE标准的硬件描语言是 VHDL 和Verilog-HDL。 7．什么是PLD？

答： PLD，Programmable-Logic-Device，即可编程逻辑器件。是一种具有内建结构、由用户编程以实现某种逻辑功能

数字电路实验

实验一 逻辑门电路功能测试

一、实验目的

1．掌握常用集成逻辑门的逻辑功能，熟悉其外形和引脚排列 2．了解门的门控制作用 3．掌握常用逻辑门的变换方法 二、使用仪器和器件 1．双踪示波器

2．数字电路实验箱

3．74LS51 74LS00 74LS86 74LS20 74LS04 三、实验内容和步骤

1．TTL集成门电路逻辑功能的测试 （1）“与非门”逻辑功能的测试

在实验箱上用一个四输入端“与非门”（ TTL：74LS20 ）。按表1-1完成逻辑功能的测试（输入接逻辑电平选择开关、输出接电平显示）。

表1-1 “与非门”逻辑功能的测试

输 入 A 1 1 0 0 B 1 0 1 0 C 1 1 0 0 输 出 Y 注：测试前应将“与非”门多余的输入端，作适当处理。 （2）用“与或非”门实现Z?AB?C的逻辑功能

在实验箱上用 “与或非”门（ TTL：74LS51 ），按Z?AB?C的逻辑功能接线，并完成表1-2的功

这是一份vhdl的复习题，考试题大多数都来自此处，

一、 EDA名词解释

1、 ASIC：专用集成电路(Application Specific Integrated Circuits) 2、 EDA：电子设计自动化(Electronic Design Automation) 3、 PROM：可编程只读存储器(Programmable Read Memory) 4、 IP：知识产权核（Intellectual Property ） 5、 SOC： 片上系统（System On Chip）

6、 VHDL：超高速集成电路硬件描述语言（VHSIC Hardware Description Language）。

7、 RTL： 寄存器传输级(Register Transport Level)

8、 SOPC：可编程片上系统（System On Programmable Chip） 9、 PLD：可编程逻辑器件(Programmable Logic Array) 10、 GAL：通用阵列逻辑（Geniric Array Logic）

11、 FPGA：现场可编程门阵列(Field Programmable Gate Array ) 12、 C

《EDA技术》习题

5 习 题

5-1 归纳利用Quartus II进行VHDL文本输入设计的流程：从文件输入一直到SignalTap II测试。P95~P115

答：1 建立工作库文件夹和编辑设计文件；2 创建工程；3 编译前设置；4 全程编译；5 时序仿真；6 引脚锁定；7 配置文件下载；8 打开SignalTap II编辑窗口；9 调入SignalTap II的待测信号；10 SignalTap II参数设置；11 SignalTap II参数设置文件存盘；12 带有SignalTap II测试信息的编译下载；13 启动SignalTap II进行采样与分析；14 SignalTap II的其他设置和控制方法。

5-2 由图5-40和图5-41，详细说明工程设计CNT10的硬件工作情况。P114~P115

答：图5-40给出工程设计CNT10的十进制计数工作情况；当计数CQ或CQI到9时,计数进位COUT输出正脉冲。图5-41给出工程设计CNT10的十进制计数和内部计数节点CQI计数线性递增的信号波形的工作情况。

5-3 如何为设计中的SignalTap II加入独立采样时钟?试给出完整的程

实验一 2选1多路选择器VHDL设计

一、实验目的：

熟悉利用MAX+plusⅡ的VHDL文本设计流程全过程，学习简单组合逻辑电路的设计、多层次电路的设计、仿真和硬件测试。

二、实验内容：

按照MAX+plusⅡ的文本输入设计方法与流程完成2选1多路选择器的输入（mux21a.vhd）和仿真测试等步骤，给出仿真波形图。最后在实验系统上进行硬件测试，实际验证本项设计的功能。

三、实验步骤：

1、 根据2选1多路选择器的工作原理，编写2选1的VHDL源程序，并输入计算机，mux21a.vhd文件名将源程序存盘。2选1多路选择器的参考程序如下：

ENTITY mux21a IS PORT (a, b, s : IN BIT;

Y : OUT BIT);

END ENTITY mux21a;

ARCHITECTURE one OF mux21a IS BEGIN

PROCESS(a,b,s) BEGIN

IF S='0' THEN y<=a; ELSE y<=b;

END IF; END PROCESS;

END ARCHITECTURE one;

2、 对mux21a.vhd文件编译后，再进行波形

大规模数字逻辑

题目： 流水灯控制

专 业 电子信息科学与技术 班 级 学 号 学生姓名 设计时间 教师评分

2013年 12 月 10 日

目 录

一、概述 ................................................. 1 二、设计目的 ............................................. 1 三、设计内容 ............................................. 1 四、设计原理图 ........................................... 1 五、引脚分配情况 ......................................... 2 六、源程序代码 ........