时序逻辑电路设计

淮北师范大学

2011届学士学位论文

基于VHDL的时序逻辑电路设计

学院、专业 物理与电子信息学院

电子信息工程

研 究 方 向 电路与系统 学 生 姓 名 龙 芳 学 号 20071342066 指导教师姓名 姜 恩 华 指导教师职称 副 教 授

2011年 4月 27日

淮北师范大学2011届学士毕业论文 基于VHDL的时序逻辑电路设计

基于VHDL的时序逻辑电路设计

龙 芳

淮北师范大学 物理与电子信息学院 235000

摘要 本文主要介绍了时序逻辑电路通过EDA软件Quartus II平台进行设计的方法及流程。首先介绍了时序逻

实验3 时序逻辑电路设计（1）

实验内容与步骤：

1.设计一个4路扭环计时器电路。

要求：计数器的状态每隔1S变换一次；利用LED1-LED4（低电平驱动）显示计数器。

实验步骤

1）新建工程文件夹； 2）启动Quartus II；

3）选择File->New Project Wizard，建立新工程；

4）要求：工程名与顶层实体名为johnson，器件选择“Cyclone”中的EP1C6Q240C8 5）File->New->Verilog HDL File建立Verilog设计文件；

module johnson(clk,led); input clk； //输入时钟信号

output [3:0] led；//输出计数器计数状态，对应于开发板中的LED1-LED4，低电平点亮 reg [3:0] led

6） 选择Processing->Start->Start Analysis&Elaboration对源程序进行语法分析； 6）选择Processing->Start->Start Analysis&Synthesis进行电路综合； 7）选择Tools->Netlist Viewers->RTL Viewer，查看综合后得到

数字逻辑电路

第四部分: 时序逻辑电路

实验十二 触发器及其应用

一、实验目的

1、掌握基本RS、JK、T和D触发器的逻辑功能。 2、掌握集成触发器的功能和使用方法。 3、熟悉触发器之间相互转换的方法。

二、实验原理

触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1. 基本RS触发器

图13-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和保持三种功能。通常称S为置“1”端，因为 S=0时触发器被置“1”；“0”端，因为R=0时触发器被置“0”。当S=R=1R为置时状态保持，当S=R=0时为不定状态，应当避免这种状态。

图12-1 二与非门组成的基

《时序逻辑电路》说课稿

我今天说课的题目是《时序逻辑电路》。内容源自《数字电子技术》中的第五章。

下面，我将从课程的设置与定位、教学方法与学法、教学过程、板书设计、本节课评注五部分一一向大家介绍说明。 一、 课程的设置与定位 1. 教材的地位和作用

本节教学内容在教材中起着承上启下的作用。 逻辑门电路和组合逻辑电路是学习本节课的基础，它又为以后学习脉冲信号的转换与产生和数/模（D/A转换）和模/数（A/D转换）做铺垫,并且时序逻辑电路在实际中应用广泛。 2. 教学目标

根据我对教材的分析结合学生的实际情况，我确定以下教学目标： （1） 知识目标

1.掌握基本RS触发器的工作原理 2.掌握基本RS触发器的逻辑功能 3. 熟悉同步RS触发器

（2） 能力目标

能运用触发器设计简单的时序逻辑电路 （3） 素质目标 1.良好的道德素质

2.过硬的职业素质 3.高尚的人文素质

3. 教学重点和难点

为了更好地实施新课程的教学理念，根据新大纲基本要求中对《时序逻辑电路》的要求，本人结合具体的教学情境，对本章内容进行了认真分析，特确定教学重点和难点如下：

教学重点：基本RS触发器的逻辑图和符号

基本RS触发器的工作原理 同步RS触

同步时序逻辑电路设计的教学方法探讨

同步时序逻辑电路设计的教学方法探讨

O 李澄举

(嘉应大学 计算机系， 广东 梅州 514015)

摘要：本文对“数字逻辑”课程中同步时序逻辑电路设计的教学方法进行了探讨，提出了根据二进制状态表导出激励函数的行之有效的简化方法及卡诺图的变换。

关键词：数字逻辑，同步时序逻辑电路，卡诺图

一、引言

作为功能部件级的逻辑电路设计的教学，难度最大的莫过于时序逻辑电路了。对于难点的教学，力求在讲述过程上有一个清晰的思路，教给学生一个简单有效的设计方法，尽量避免烦琐的推导和计算。本文就设计过程中的“由给定的二进制状态表确定触发器的激励函数和输出函数”的一个环节来说明这个问题。

二、根据二进制状态表求指定触发器激励表的简化方法

这个环节通常是用触发器的激励表来转换的。这种转换无疑对熟练激励表的应用有好处，但繁琐的转换工作增加了很多工作量，降低了设计工作的效率，不利于教学任务进度的完成。

例如，在给出的二进制状态表的情况下，用触发器的激励表的转换，求出选用J -K 触发器时的激励函数和输出函

数表达式就比较麻烦。

设二进制状态表如下

表1所示，J -K 触发器的

激励表如表2所示。

因为给出的状态表有4个状态，它需要2个J -K 触发器。

要求的激励函

触 发 器

一、单项选择题：

(1)对于D触发器，欲使Qn+1=Qn，应使输入D=。

A、0 B、1 C、Q D、

(2)对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=。 A、0 B、1 C、Q

(4)请选择正确的RS触发器特性方程式。 A、 B、

C、

(约束条件为

)

D、

(5)请选择正确的T触发器特性方程式。 A、

B、

C、

D、

(6)试写出图所示各触发器输出的次态函数(Qn+1)。

A、 B、 C、

D、

(7)下列触发器中没有约束条件的是。

A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 器

二、多项选择题：

(1)描述触发器的逻辑功能的方法有。

A、状态转换真值表 B、特性方程

C、状态转换图 D、状态转换卡诺图

(2)欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。

、边沿D触发 DA、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 (3)欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端。

A、J=K=1 B、J=0,

数字逻辑 组合逻辑电路设计.ppt

5.2

组合逻辑电路设计

5.2.1 组合逻辑电路的设计 组合逻辑电路设计主要是将客户的具 体设计要求用逻辑的函数加以描述，再用 具体的电路加以实现的过程。

数字逻辑 组合逻辑电路设计.ppt

组合逻辑电路设计步骤步骤：(1)将文字描述的逻辑命题变换为真值表。 这一步非常重要，要仔细分析设计要求， 作出输入、输出变量的逻辑规定，根据给 出的条件，列出满足逻辑要求的真值表。 (2)写出逻辑函数并进行化简，化简的形 式则是根据所选用的逻辑门来决定； (3)根据化简结果和所选定的门电路，画 出逻辑电路图。 (4)最后一步进行实物安装调试，这是最终 验证设计是否正确的手段。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求设A、B、C分别代表参 加表决的变量； F为表决结果。

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变

数字逻辑 组合逻辑电路设计.ppt

5.2

组合逻辑电路设计

5.2.1 组合逻辑电路的设计 组合逻辑电路设计主要是将客户的具 体设计要求用逻辑的函数加以描述，再用 具体的电路加以实现的过程。

数字逻辑 组合逻辑电路设计.ppt

组合逻辑电路设计步骤步骤：(1)将文字描述的逻辑命题变换为真值表。 这一步非常重要，要仔细分析设计要求， 作出输入、输出变量的逻辑规定，根据给 出的条件，列出满足逻辑要求的真值表。 (2)写出逻辑函数并进行化简，化简的形 式则是根据所选用的逻辑门来决定； (3)根据化简结果和所选定的门电路，画 出逻辑电路图。 (4)最后一步进行实物安装调试，这是最终 验证设计是否正确的手段。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变量表决器，其中A具有否决权。

分析设计要求设A、B、C分别代表参 加表决的变量； F为表决结果。

AB C

电路

F

数字逻辑 组合逻辑电路设计.ppt

例：设计三变

9.4、组合逻辑电路的分析与设计习题

1、在一旅游胜地，有两辆缆车可供游客上下山，请设计一个控制缆车正常运行的逻辑电路。要求：缆车A和B在同一时刻只能允许一上一下的行驶，并且必须同时把缆车的门关好后才能行使。设输入为A、B、C，输出为Y。（设缆车上行为“1”，门关上为“1”，允许行驶为“1”） (1) 列真值表；

（2）写出逻辑函数式；

（3）用基本门画出实现上述逻辑功能的逻辑电路图。 解：（1）列真值表： （3）逻辑电路图：

A 0 0 0 0 1 1 1 B 0 0 1 1 0 0 1 C 0 1 0 1 0 1 0 Y 0 0 0 1 0 1 0 0 ______AB1000&00>=100FC1000&0ABC0=000&01 1 1 （2）逻辑函数式：

______0FF?ABC?ABC?C(AB?AB)?C(A?B)

2、某同学参加三类课程考试，规定如下：文化课程（A）及格得2分，不及格得0分；专业理论课程（B）及格得3分，不及格得0分；专业技能课程（C）及格得5分，不及格得0分。若总分大于6分则可顺利过关（Y），试根据上述内容完成： （1）列出真值表；

（2）写出逻辑函数表达式，并化简成最简

第五章 触发器知识要点

一、 触发器：能储存一位二进制信号的单元

二、 各类触发器逻辑符号、特性表、转换图和特性方程

SR：

Qn?1?S?RQn

SR=0 JK： D：

Qn?1?JQn?KQn Qn?1?D

T： T'：

Qn?1?TQn?TQn Qn?1?Qn

三、 各类触发器动作特点及波形图画法

SR锁存器（基本RS触发器）：SD、RD每一变化对输出均产生影响

SR触发器（时钟控制RS触发器）：在CP高电平期间R、S变化对输出有影响

主从JK触发器：在CP=1期间，主触发器状态随R、S变化。CP下降沿，从触发器按主触发器状态翻

转。在CP=1期间，JK一次变化现象。

边沿触发器：触发器的次态仅取决于CP（上升沿/下降沿）到达时输入信号状态。 四、 触发器转换

D触发器和JK触发器转换成T和T’触发器 JK触发器转换成SR触发器和T触发器

六 时序逻辑电路知识要点

一、时序逻辑电路的组成特点：

1. 任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有关。 2. 时序逻辑电路由组合逻辑电路和存储电路组成。 二、同步时序逻辑电路的分析方