智力抢答器课程设计报告

课程设计

《数字式智力抢答器》

系统设计要求：

设计一个智力抢答器，可以判断第一抢答者，并具备计分功能。

抢答器有4路抢答按钮。设置抢答器使能信号，当此信号有效时，若参赛者按下抢答开关，则抢答器能判断出第一抢答者并指示该组抢答成功，其他参赛者的抢答开关不起作用。若提前抢答，则对相应的参赛者发出警报。

系统具有清零功能。当清零信号有效时，抢答器对前一轮抢答的第一抢答者判断结果进行清零，恢复为初始状态。

数字式智力抢答器还具有计分功能。如果抢答成功的参赛者满足得分条件，则增加相应分数，答错不扣分。

一、系统方案设计

根据系统设计要求，系统主要由三个主要的电路模块组成，分别为第一抢答判断电路、计分电路、显示电路。其中第一抢答判断电路主要完成最快抢答者的判断功能；计分电路存储每组竞赛者的分数；显示电路显示抢答器的状态和各组的分数。

因此，数字竞赛抢答器的输入信号包括：

复位信号CLR、抢答器使能信号EN、四组抢答按钮A/B/C/D、加分信号ADD；

输出信号：

四组抢答状态的显示LEDx；对应的得分SCOREx；抢答器抢答成功的组别显示、报警信号FALSE。

二、单元电路设计

1、第一抢答判断电路

第一抢答判断电路模块具有第一抢答信号的鉴

课程设计

《数字式智力抢答器》

系统设计要求：

设计一个智力抢答器，可以判断第一抢答者，并具备计分功能。

抢答器有4路抢答按钮。设置抢答器使能信号，当此信号有效时，若参赛者按下抢答开关，则抢答器能判断出第一抢答者并指示该组抢答成功，其他参赛者的抢答开关不起作用。若提前抢答，则对相应的参赛者发出警报。

系统具有清零功能。当清零信号有效时，抢答器对前一轮抢答的第一抢答者判断结果进行清零，恢复为初始状态。

数字式智力抢答器还具有计分功能。如果抢答成功的参赛者满足得分条件，则增加相应分数，答错不扣分。

一、系统方案设计

根据系统设计要求，系统主要由三个主要的电路模块组成，分别为第一抢答判断电路、计分电路、显示电路。其中第一抢答判断电路主要完成最快抢答者的判断功能；计分电路存储每组竞赛者的分数；显示电路显示抢答器的状态和各组的分数。

因此，数字竞赛抢答器的输入信号包括：

复位信号CLR、抢答器使能信号EN、四组抢答按钮A/B/C/D、加分信号ADD；

输出信号：

四组抢答状态的显示LEDx；对应的得分SCOREx；抢答器抢答成功的组别显示、报警信号FALSE。

二、单元电路设计

1、第一抢答判断电路

第一抢答判断电路模块具有第一抢答信号的鉴

目录

一、设计任务与要求...................................2 二、总体设计方案或技术路线...........................2 三、实验电路图.......................................2 芯片管脚排列图................................2 设计电路原理图................................3 四、理论分析结果.....................................3 理论分析......................................3 单元电路分析..................................4 五、实验接线实物图...................................5 六、设计体会.........................................6 七、元件清单.........................................7

一、设计任

VHDL四路智力抢答器EDA课程设计

一、任务与目的

1.1熟练掌握EDA工具软件Quartus的使用

1.2 熟悉使用VHDL硬件描述语言描述数字电路 1.3学会使用VHDL进行大规模集成电路设计

1.4学习使用CPLD/FPGA实验系统硬件验证电路设计的正确性 1.5初步掌握EDA技术并具备一定的可编程逻辑芯片的开发能力

二、设计题目与要求

2.1设计题目

四路智力竞赛抢答器 2.2设计要求

1.按所布置的题目要求，每一位学生独立完成全过程 2.分模块层次化的设计；

3.各功能模块的底层文件必须用VHDL语言设计，顶层文件可以用VHDL语言设计，也可以用原理图设计。 2.3设计内容

设计一个可容纳四组参赛者同时抢答的数字抢答器。主持人可控制系统发的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。抢答选手确定后给出选手编号的显示，抢答选手的编号显示保持到系统被清零为止，若提前抢答则对相应的抢答组发出警告。

*扩展内容：增加答题限时的功能，在确定了抢答成功有效后，有主持人按下答题限时功

能键，开始9s的倒计时。在计时结束后，超时提示LED闪烁。在主持人按下clear开关时限时复位。

许昌学院 电子课程设计报告

题目名称： 八路智力竞赛抢答器 专 业： 电气信息类 班 级： 10级电气6班 指导教师： 周雅、李明

电气信息工程学院

2012年05月25日

摘要

本报告设计的八路智力竞赛抢答器电路主要采由74系列常用集成电路组成，涉及到触发器、编码器、加法器、译码器、555定时器和RC电路组成的多谐振荡电路。该抢答器具有基本的抢答功能，通过共阴极数码管显示选手的号码。当一轮抢答开始后，首先抢答的人由触发器保持状态并阻止其他任何选手输入状态，此次设计的抢答器在选手输入信号后先经过D触发器，再经过优先编码器编码，所有选手没有优先级之分，真正做到比赛的公平公正性。编码后的信号经过加法器后输出合适的的二进制码，再经过显示译码器的作用，驱动共阴极数码管显示抢答选手的编号。主持人可以通过控制按钮结束本轮的抢答并可以从新开始下一轮抢答。

本次设计的抢答器运用74HC175上升沿D触发器记录第一个抢答人的状态；运用十三输入与非门74

页眉内容

一、设计题目

四人电子抢答器

二、设计功能

1．基本功能

（1）抢答器同时供4名选手比赛，分别用4个按钮key5~key8表示。

（2）设置一个系统重置和抢答控制开关start（key1），该开关由主持人控制。

（3）抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在数码管上显示选手号码。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

2.扩展功能

（1）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（30秒）。当主持人启动"开始"键后，定时器进行减计时。

（2）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

（3）在设定的抢答时间内如果定时时间已到，无人抢答，本次抢答无效，

3.自主功能

（1）抢答器具有自动计时功能，当有选手抢答答题时间（10秒）自动开始。

（2）报警电路设计：当答题时间和抢答时间将到或结束（还剩3秒时）发出蜂鸣声结束答题。

（3）每个选手有一个记分板，答对题目可以由主持人控制start键给予加分。每加一分响一次。

（4）长按start可以自动准备计时和系统清零，短按开始计时和暂停。

页脚内容9

页眉内容

三、

8路抢答器课程设计报告

电子与电气工程学院

课程设计报告

课程名称单片机课程设计

设计题目基于单片机的8路抢答器设计所学专业名称电子信息工程专业

班级13级3班

学号

学生姓名

指导教师

2016年6 月3日

8路抢答器课程设计报告

电气学院单片机课程设计指导老师评价表

8路抢答器课程设计报告

抢答器设计

目录

摘要与关键词 (2)

第一章：绪论，主要介绍设计背景 (2)

1.数字抢答器的概述 (2)

2. 设计要求及目的 (2)

第二章：硬件电路设计 (3)

1.总体原理图 (3)

2.时钟频率电路的设计 (4)

3.复位电路的设计 (4)

4.显示电路的设计 (5)

5.键盘扫描电路的设计 (5)

6.发声 (6)

7.系统复位 (6)

第三章：系统软件设计 (7)

1．系统原理图 (7)

2.程序流程图 (7)

3.程序 (7)

第四章：总结 (14)

参考文献 (14)

- 0 -

8路抢答器课程设计报告

摘要与关键词

摘要：随着科学技术的发展和普及，各种各样的竞赛越来越多，其中抢答器的作用也越来越重要。本文设计出以AT89S52单片机为核心的八路抢答器，采用了数字显示器直接指示，自动锁存显示结果，并自动复位的设计思想,它能根据不同的抢答输入信号，经过单片机的控制处理并产生不同的与输入信号相对应的输出信号

课程设计报告

题 目 数字抢答器设计

课 程 名 称 数字电子技术 院 部 名 称 机电工程学院 专 业 电气工程及其自动化 班 级 10电气1 学 生 姓 名 管志成 学 号 1004103027 课程设计地点 C206 课程设计学时 1周 指 导 教 师 赵国树

金陵科技学院教务处制

智力竞赛是一种生动活泼、寓教于乐的活动形式，而抢答是智力竞赛中非常常见的一种答题方式。在进行智力竞赛时，往往都是几个组抢答问题，这就要求在时间上严格地区分先后。若是仅凭主持人的主观判断，则很容易造成错判、误判。为此，我们需要设计一种具备自动锁存、复位、清零等功能的智能抢答器来解决这些问题。

本文介绍了一种用74系列常用集成芯片设计的数码显示八路抢答器的电路组成、设计方案及其功能。该电路专为竞赛抢答所设计，具有反应迅速，精确无误，操作简单等特点。电路主要由三部分组成：数字抢答电路、定时电

摘 要

随着我国经济和文化实业的发展，在很多公开竞争场合要求有公正的竞争裁决，诸如证券、股票交易及各种智力竞赛等，因此出现了抢答器。最初的抢答器是由优先权编码器构成的逻辑电路，其运算速度慢，线路复杂，可靠性不高，功能也比较简单，特别是当抢答路数很多时，实现起来就更加困难。因此，一种能够体现竞赛的公开、公平、公正性的知识竞赛抢答器成为一种需求。

本设计将以PLC为核心设计了系统结构图、程序指令、梯形图以及输入输出端子的分配方案，在保留了原始抢答器的基本功能的同时又增加一系列的实用功能并简化其电路结构，其将以其控制方便，灵活，只要改变输入PLC的控制程序，便可改变竞赛抢答器的抢答方案，从而使得竞赛不断完善其公平、公正性。 关键词：PLC；知识竞赛抢答器；七段数码器；IO分配

目 录

1 绪论....................................................................1 1.1 课题研究背景....................................................................................................

运用所学数电知识设计抢答器

中 南 大 学

电子技术课程设计报告

课程名称：电子技术课程设计 课题题目：六人抢答器 专业班级：通信工程0801 姓 名：吕有仓 学 号：0909080217 指导教师：宋学瑞

运用所学数电知识设计抢答器

目录

1 功能介绍………………………………………………………….2 1.1主要功能介绍…………………………………………….….2 1.2扩展功能介绍…………………………………………….….2 2总体方案设计………………………………………………….....3 3单元模块设计………………………………………………….....4 3.1抢答器控制端电路功能介绍……………………………….4 3.2定时时间电路…………………………………………….…6 3.3控制电路………………………………………..…………..7 3.4报警电路…………………………………………………....7 4主要芯片介绍 ……………………………………….…………8 4.1 优先编码器 74LS148………………………………..…..8 4.2 计数器74LS192……………………………………....….10 5六人抢答器仿真……………………