计算机组成原理存储器扩展实验

计算机硬件实验室实验报告课程名称：

二．理论分析或算法分析

6264的功能

工作方式C S1*C S2W E*O E*D7～D0

未选中未选中读操作写操作

1

×

×

1

1

×

×

1

×

×

1

高阻

高阻

输出

输入

6264的工作过程写

写入数据的过程

将单元地址送到芯片的地址线A0-A12

写入的数据送数据线

＃CS1和CS2有效，＃WE有效

数据写到指定单元

\

6264的工作过程读：

读入数据的过程

将单元的地址送到芯片的地址线A0-A12

#CS1和CS2同时有效，#WE＝1 #OE=0

选中单元内容从数据线读出

三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）

四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等）运行态抓图

计算机组成原理实验报告

一、实验1 Quartus Ⅱ的使用

一．实验目的

掌握Quartus Ⅱ的基本使用方法。

了解74138（3：8）译码器、74244、74273的功能。

利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。 二．实验任务

熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。

新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。

三．74138、74244、74273的原理图与仿真图 1.74138的原理图与仿真图

74244的原理图与仿真图

1.

4. 74273的原理图与仿真图、

实验2 运算器组成实验

一、实验目的

1.掌握算术逻辑运算单元（ALU）的工作原理。 2.熟悉简单运算器的数据传送通路。

3.验证4位运算器（74181）的组合功能。

4.按给定数据，完成几种指定的算术和逻辑运算。

二、实验电路

附录中的图示出了本实验所用的运算器数据通路图。8位字长的ALU由2片74181构成。2片74273构成两个操作数

计算机组成原理实验报告

实验名称：静态随机存储器实验

实验类型：验证型 实验环境：PC + TD-CMA实验系统

指导教师： 专业年级： 姓 名： 学 号： 实验地点： 实验日期：

实验成绩 ：

1

一、实验目的：

掌握静态随机存储器 RAM 工作特性及数据的读写方法

二、实验过程

实验原理

实验所用的静态存储器由一片 6116（2K×8bit）构成（位于 MEM 单元），如图 2-1-1 所示。 6116 有三个控制线： CS（片选线）、 OE（读线）、 WE（写线），其功能如表 2-1-1所示，当片选有效（CS=0）时， OE=0 时进行读操作， WE=0 时进行写操作，本实验将 CS 常接地。

图 2-1-1 SRAM 6116 引脚图

由于存储器（MEM）最终是要挂接到 CPU 上，所以其还需要一个读写控制逻辑，使得 CPU 能控制 MEM 的读写，实验中的读写控制逻辑如图 2-1-2 所示，由于 T3 的参与，可以保证 MEM的写脉宽与 T3 一致， T3 由时序单元的 TS3 给出（时序单元的介绍见附录 2）。 IOM 用来选择是对 I/O 还是对 MEM 进行读写操作， RD=1

计算机组成原理实验报告

实验名称：静态随机存储器实验

实验类型：验证型 实验环境：PC + TD-CMA实验系统

指导教师： 专业年级： 姓 名： 学 号： 实验地点： 实验日期：

实验成绩 ：

1

一、实验目的：

掌握静态随机存储器 RAM 工作特性及数据的读写方法

二、实验过程

实验原理

实验所用的静态存储器由一片 6116（2K×8bit）构成（位于 MEM 单元），如图 2-1-1 所示。 6116 有三个控制线： CS（片选线）、 OE（读线）、 WE（写线），其功能如表 2-1-1所示，当片选有效（CS=0）时， OE=0 时进行读操作， WE=0 时进行写操作，本实验将 CS 常接地。

图 2-1-1 SRAM 6116 引脚图

由于存储器（MEM）最终是要挂接到 CPU 上，所以其还需要一个读写控制逻辑，使得 CPU 能控制 MEM 的读写，实验中的读写控制逻辑如图 2-1-2 所示，由于 T3 的参与，可以保证 MEM的写脉宽与 T3 一致， T3 由时序单元的 TS3 给出（时序单元的介绍见附录 2）。 IOM 用来选择是对 I/O 还是对 MEM 进行读写操作， RD=1

2.6 存储器EM实验

姓名：孙坚 学号：134173733 班级：13计算机 日期：2015.5.29

一．实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，实现程序存储器EM 的读写操作。

二．实验目的：了解模型机中程序存储器EM 的工作原理及控制方法。

三．实验电路：

存储器EM 由一片6116RAM 构成，是用户存放程序和数据的地方。存储器EM 通过一片74HC245 与数据总线相连。存储器EM 的地址可选择由PC或MAR 提供。

存储器EM 的数据输出直接接到指令总线IBUS，指令总线IBUS 的数据还可以来自一片74HC245。当ICOE 为0 时，这片74HC245 输出中断指令B8。

EM原理图

连接线表

四．实验数据及步骤：

实验1：PC/MAR 输出地址选择

置控制信号为：

以下存贮器EM实验均由MAR提供地址

实验2：存储器EM 写实验

将地址0 写入MAR

二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据00H

置控制信号为：

按STEP键, 将地址0 写入MAR

将数据11H写入EM[0]

二进制开关K2

信息与管理科学学院计算机科学与技术

实验报告

课程名称： 计算机组成原理

实验名称： 存储器读写和总线控制实验 学 号： 姓 名：

班 级： 实 验 室： 组成原理实验室 日 期： 2013-11-22 指导教师：

一、实验目的

1、掌握半导体静态随机存储器RAM的特性和使用方法。 2、掌握地址和数据在计算机总线的传送关系。 3、了解运算器和存储器如何协同工作。

二、实验环境

EL-JY-II型计算机组成原理实验系统一套，排线若干。

三、实验内容

学习静态RAM的存储方式，往RAM的任意地址里存放数据，然后读出并检查结果是否正确。

四、实验操作过程

开关控制操作方式实验

注：为了避免总线冲突，首先将控制开关电路的所有开关拨到输出高电

实验一 运算器实验

计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由 CPU 中的运算器来完成，运算器也称作算术逻辑部件 ALU。首先安排基本运算器实验，了解运算器的基本结构。

1.1实验目的

(1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。

1.2实验设备

PC机一台，Digilent Nexys 4TM开发板，Xilinx Vivado开发套件。

1.3实验原理

Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示：

开发板的通用I/O设备电路图

如上所示，Nexys4 DDR板 包括2个三色LED，16个滑动开关，6个按钮开关，16个单体LED和1个数字-8的七段显示器。为了防止粗心大意的短路（假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路）损害，按钮开关和滑动开关通过串联电阻连接到FPGA。5个按钮开关分派到1个“+”信号的配置是瞬时开关，在正常情况下，这些瞬时开关不用时产生低信号输出，被压时产生高信号输出。另一方面，“CPU RESET”红色按钮不用时产生高信号输出，被压时产生低信号输出。“CPU RESET”按钮常常在EDK（嵌入式开发

存储器RAM扩展实验

存储器RAM扩展实验 扩展实验 存储器

存储器RAM扩展实验

实验目的： 实验目的：1、学会8088/86 学会8088/86

CPU与RAM的连接方法 CPU与RAM的连接方法

及读写方法。 及读写方法。 2、理解存储器片选的设计方法。 理解存储器片选的设计方法。 掌握存储器扩充方法， 3、掌握存储器扩充方法，实现对外 RAM的 读写。 部RAM的 读写。 学会使用逻辑分析仪， 4、学会使用逻辑分析仪，观察测试 控制总线信号的波形(片选、 控制总线信号的波形(片选、读、 ),加深对存储器读写时序 加深对存储器读写时序d 写),加深对存储器读写时序d的 理解。 理解。

存储器RAM扩展实验

实验设备结构： 实验设备结构：8259实验芯片 RAM实验芯片 实验芯片 实验芯片 打印机实验 插座 8088芯片 芯片CS插座 扩展槽1 扩展插座DIP8——40芯片 总线插座 AD0-AD7 为数据总线 A0-A15为 地址总线 逻辑分析仪插座 单脉 冲发 生器 1 单脉 冲发 生器 2

CT2000系统 系统 实验控制芯片6位数码显示器 位数码显示器

扩展槽2 扩展插座DIP8——40芯片

二进制状态灯 二进制显示开关

4Χ6键盘 Χ

存储器RAM扩展

实验一 运算器实验

计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由 CPU 中的运算器来完成，运算器也称作算术逻辑部件 ALU。首先安排基本运算器实验，了解运算器的基本结构。

1.1实验目的

(1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。

1.2实验设备

PC机一台，Digilent Nexys 4TM开发板，Xilinx Vivado开发套件。

1.3实验原理

Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示：

开发板的通用I/O设备电路图

如上所示，Nexys4 DDR板 包括2个三色LED，16个滑动开关，6个按钮开关，16个单体LED和1个数字-8的七段显示器。为了防止粗心大意的短路（假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路）损害，按钮开关和滑动开关通过串联电阻连接到FPGA。5个按钮开关分派到1个“+”信号的配置是瞬时开关，在正常情况下，这些瞬时开关不用时产生低信号输出，被压时产生高信号输出。另一方面，“CPU RESET”红色按钮不用时产生高信号输出，被压时产生低信号输出。“CPU RESET”按钮常常在EDK（嵌入式开发

实验题目 运算器实验

一、算术逻辑运算器

1. 实验目的与要求：

1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。 2.掌握简单运算器的数据传送通道。

3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。 4.能够按给定数据，完成实验指定的算术/逻辑运算。 2. 实验方案：

（一）实验方法与步骤 1实验连线

按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误

后才接通电源。每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。

2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。 3 通过总线输出寄存器DR1和DR2的内容。 （二）测试结果

3. 实验结果和数据处理： 实验结果记录表： 练习一 B 练习二 选项 B J O DR1 AA FF 55 DR2 55 FF 01 S3 S2 S1 S0 逻辑运算 算术运算（M=0） (M=1、Cn任意) Cn=1(无进位) Cn=0(有进位) 0 0 0 1 F=（00000000） F=（11111111） F=（00000000）