PPT设置了触发器不出现小手

篇一：PPT触发器怎么用

有朋友问什么是PPT触发器,从原理上讲其实很简单，微软官方给出的解释是：PPT触 发器仅仅是PPT中的一项功能，它可以是一个图片、图形、按钮，甚至可以是一个段落或文本框，单击触发器时它会触发一个操作，该操作可能是声音、电影或动 画。而我对PPT触发器的理解为：通过按钮点击控制PPT页面中已设定动画的执行(读起来相当拗口，但应用才是王道)。

传统的方式对于PPT动画的 执行一般为自定义动画中的单击，之后和之前控制PPT动画执行的条件，需要注意的是，这里的单击是在页面空白处，单击鼠标执行动画，当页 面所有的动画执行完毕后，再次单击进入下一页，也就是说要想观看下一页的内容，必须在当前页所有动画放映完之后。但是，在一些特殊情况下比如一次培训或销 售的PPT演示，我们需要根据时间和现场情况决定是否要演示一些动画，如果不需要，就可以通过PPT触发器的原理，跳过当前动画，直接进入下一页,如下图：

可以PPT触发器案例打开来看|点击下载此文件

PPT页面当中有两个按钮，如果不点击，PPT页面当中的动画不会执行，而直接进入下一页。 所以如果你是一位光荣的人民教师，PPT触发器就可以很容易帮你做到与学生的互动：如你可以在PPT上为学

基 于 CMOS 的 D 触 发 器 的 设 计

一、设计目的：

1、进一步熟悉cadence软件的使用； 2、掌握cadence的原理图编辑及修改方法； 3、掌握cadence前仿的参数设置和方法； 4、掌握D触发器的功耗、截止频率和瞬态仿真。

二、设计和原理：

触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。D触发器在CLK 有效电平期间将D的状态输出。用CMOS 做器件是集成电路的发展方向。本次实验设计是用MOS 器件设计一个D触发器。通过D触发器的功能设计电路图，再转换为MOS 器件的电路。

设计主要是根据D触发器的特性来设计的。根据它的特性表画原理图

D触发器的功能表如下；

当CLK = 1 时触发器的Q*=D；当CLK = 0，触发器将保持不变，即Q*=Q。

D触发器的原理图：

和主要参数：

三、设计仿真：

1、瞬态仿真 ①放参数设置

②仿真结果

2、功耗仿真 ①电流波形

②平均电流值

数字电路实验报告

实验三 RS触发器与集成触发器

一、实验目的

1、掌握触发器的逻辑功能及其测试方法； 2、学习触发器简单的典型应用。 二、实验器材

1、直流稳压电源、数字逻辑电路实验箱、万用表、示波器； 2、74LS00、74LS02、74LS04、74LS74、74LS76（或74LS112）。 三、实验原理

1、基本RS触发器

用与非门（74LS00）构成的基本RS触发器 如图3-1（a）所示，R、S端为低电平有效； 用或非门（74LS02）构成的基本RS触发器 如图3-1（b）所示，R、S端为高电平有效。

2、集成D触发器

触发器的复位和置位功能：

只要R L,不论其他输入是何种状态， 触发 器的输出立即强制变成Q H，同时Q L；只 要S L，不论其他输入是何种状态触发器的输 出立即强制变成Q H，同时Q L。复位和 置位完成后，必须使 H和S H。 3、JK触发器

当CP=0时，R=S=1，触发器维持原状态不变； 当CP=1时，Qn 1 JQ KQ，即为 J=0，Q=0，Qn 1 Q； J=0，K=1，Qn 1 0； J=1，K=0，Qn 1 1； J=1，K=1，Qn 1 Q；

四、实验内容和步骤

根据电路图建立

一、实验目的

1）理解触发器的用途、类型和工作原理

2）掌握利用T-SQL语句创建和维护触发器的方法 3）掌握利用企业管理器创建、维护触发器的方法

二、实验内容

说明：在所有触发器取名时，请各位同学在所给定的名称后加上下划线及学号后四位数字构成自己的实验触发器名。如：deltr_20051101.各触发器中的所用到的参数变量名自取。 1、利用企业管理器创建与维护触发器 （1）创建简单触发器

创建一个触发器stu_modify在修改student表后，显示一个提示信息，告诉用户有多少行数据被修改了。 创建步骤：

create trigger stu_modify on student

after insert,delete,update as

print '（所影响的行数为:'+cast(@@rowcount as varchar(10))+'行'; 触发器的触发执行测试语句（T-SQL）：

update Student_20083386 set sex='男'

where sno='20050001'

执行结果：

（2）修改触发器

修改stu_modify触发器，使其为一个加密触发器。（提示：加wit

单稳态触发器

单稳态触发器只有一个稳定状态，在外加脉冲的作用下，单稳态触发器可以从一个稳定状态翻转到一个暂态，该暂态维持一段时间又回到原来的稳态。

一、用555定时器构成单稳态触发器：

1.电路组成

如图6-7所示，其中R、C为单稳态触发器的定时元件，它们的连接点Vc与定时器的阀值输入端（6脚）及输出端Vo'（7脚）相连。单稳态触发器输出脉冲宽度tpo=1.1RC。

Ri、Ci构成输入回路的微分环节，用以使输入信号Vi的负脉冲宽度tpi限制在允许的范围内，一般tpi>5RiCi，通过微分环节，可使Vi'的尖脉冲宽度小于单稳态触发器的输出脉冲宽度tpo。若输入信号的负脉冲宽度tpi本来就小于tpo，则微分环节可省略。 定时器复位输入端（4脚）接高电平，控制输入端Vm通过0.01uF接地，定时器输出端Vo（3脚）作为单稳态触发器的单稳信号输出端。

2.工作原理

单稳态触发器

当输入Vi保持高电平时，Ci相当于断开。输入Vi'由于Ri的存在而为高电平Vcc。此时，①若定时器原始状态为0，则集电极输出（7脚）导通接地，使电容C放电、Vc=0，即输入6脚的信号低于2/3Vcc，此时定时器维持0不变。

②若定时器原始状态为1，则集电极输出（7脚）对地断开，Vc

一、判断题

1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路 （ ）

2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件 （ ） 3、与非门的输入端加有低电平时，其输出端恒为高电平。（ ） 4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。（ ）

5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。（ ） 6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。（ ） 7、触发器是时序逻辑电路的基本单元。（ ）

8、时序逻辑电路由组合逻辑电路和存储电路构成。（ ）

9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。（ ）

10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。（ ）

11、译码器、比较器属于组合逻辑电路。

12、数字电路可分为组合逻辑电路和时序逻辑电路。

13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。 14、实现同一逻辑功能的逻辑电路可以不同 15、译码是编码的逆过程。

16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程. 17、公式化

实验八 D触发器及其应用

一、实验目的

1．熟悉基本D触发器的功能测试；

2．了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点；

3．熟悉触发器的实际应用；

4.了解并掌握 Multisim仿真软件的使用。

二、实验设备

数字实验电路箱，74LS74，导线若干，Multisim数电仿真软件。

74LS74引脚图 74LS74逻辑图

21D4~1PR1Q5U1A31CLK~1Q6~1CLR174LS74D三、实验原理

D触发器在时钟脉冲CP的前沿（正跳变0到1）发生翻转，触发器的次态

取决于脉冲上升沿到来之前D端的状态，即

=D。

因此，它具有置0、置1两种功能。由于CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。

和

分别是决定触发器初始状态

和

的直接置0、置1

端。当不需要强迫置0、置1时，端都应置高电平（如接+5V

电源）。74LS74、74LS175等均为上升沿触发的边沿触发器。触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生器等。

四、实

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

数字电路_触发器

20.2 基本RS触发器 20.2.1 电路的构成

20.2.2 两个稳态 20.2.3 触发翻转 20.2.4 真值表 20.2.5 基本RS触发器的翻转时间 20.2.6 状态转换图

基本RS触发器是由两个与非门，按正反馈方式 闭合而成，也可以用两个或非门按正反馈方式闭合 20.2.1 电路的构成 而成。图(a)是习惯画法，图(b)是另外一种画 法。基本 RS 触发器也称为闩锁( Latch )触发器。 基本 RS 触发器电路如图04. 01 所示。

Q&

0A B

1&

Q

Rd Sd

& A

Q Sd(b)

& B

Q

1

0

Rd(a)

图 20.1基本 RS 触发器电路图

Q&A B

Q&

Rd

Sd

定义一个与非门的输出端为基本 RS 触发 器的输出端Q ,图中为B门的输出端。另一 个与非门的输出端为 Q 端，因Q 端和 Q 端为 同一个与非门的输入端和输出端(另一输入 端为高电平),所以这两个端头的状态应该 相反。定义A门的另一个输入端为 R 端，称 d 为 直接置“0”端，或直接复位端 ( Reset ) ;B门的另一个输入端为 Sd 端，称为直接置 “1”端，或直接置位端(Set)。

实验目的与要求： 实验目的：

（1）熟悉并掌握RS、D、JK、T触发器的构成、工作原理和功能测试方法； （2）掌握不同逻辑功能触发器的相互转换；

（3）掌握三态触发器和锁存器的功能及使用方法； （4）学会触发器、三态触发器、锁存器的应用。 预习要求：

（1）复习各种触发器的工作原理、逻辑功能及不同结构形式触发器的触发方式、工作特性；

（2）熟悉集成D触发器、JK触发器、三态输出RS触发器、D锁存器的引脚排列及功能；

（3）复习各种触发器之间的功能转换方法。 实验报告要求：

（1）整理实验数据并填表；

（2）写出任务二、任务三的实验步骤并画出实验接线图； （3）画出任务三的接线图及相应表格； （4）总结各类触发器的特点。 方法、步骤：

任务一 维持-阻塞型D触发器的功能测试

74LS74的引脚排列图如图4-19所示。图中，SD、RD端分别为异步置1端、置0端（或称异步置位、复位端），CP为时钟脉冲端。

1RD 1 14 VCC

1D 2 13 2RD

1CP 3 12