两个多位十进制数相加的实验 有进位

学生实验报告

（ 2010 —2011 学年第 2 学期 ）

课程名称：微机原理与接口技术 开课实验室：205教室 2011年5 月10日 年级、专业、班 电信091 学号 20091602姓名 XXX 成绩 2XXX 实验项目名称 两个多位十进制数相加的实验 指导教师 教 师 评 语 教师签名： 年 月 日

一． 实验目的

1. 学习数据传送和算术运算指令的用法。

2．.熟悉在PC机上建立、汇编、链接、调试和运行8088汇编语言程序的过程。

二、实验原理及基本技术路线图或实验内容（方框原理图或程序流程图）

1、实验内容

将两个多位十进制数相加。要求被加数均以ASCII码形式各自顺序存放在以DATA1和DATA2为首的5个内存单元中（低位在前），结果送回DATA1处。

显示被加数和加数 被加数和

实验一 两个多位十进制数相加实验试做报告

【实验目的】

1．熟悉在PC机上建立、汇编、连接、调试和运行汇编语言程序的过程。 2．熟悉和掌握用DEBUG调试程序的方法。

【实验性质】

验证性实验（学时数：3H）。

【实验内容】

将两个多位十制数相加，要求加数和被加数均以ASCII码形式各自顺序存放在以DATAl和DATA2为首的5个内存单元中(低位在前)，结果送回DATAl处。

【实验说明】

汇编语言没有十进制加法指令，ADD/ADC加法指令的运算对象是二进制数，如果要进行BCD码数的加法，需要对结果进行修正。组合BCD码的加法调整指令为DAA，它针对AL寄存器中的组合BCD码数之和进行修正。对于未组合BCD码的加法调整指令为AAA（加法的ASCII码调整指令），它将存于AL寄存器中的一位ASCII码数加法运算的结果调整为一位拆开型十进制数，仍保留在AL中，如果向高位有进位（AF=1），则进到AH中。

对于多字节的ASCII码相加，只能从最低位开始逐个字节地进行加法操作，并随即进行调整。

参考程序清单(WJSY0.ASM)： DATA SEGMENT

DATA1 DB 33H,39H,31H,37H,34H DATA2 DB 36H,35H

习题1

1.1 把下列十进制数转换成二进制数、八进制数、十六进制数。

① 16.25 ② 35.75 ③ 123.875 ④ 97/128 1.2 把下列二进制数转换成十进制数。

① 10101.01 ② 11001.0011 ③ 111.01 ④ 1010.1 1.3 把下列八进制数转换成十进制数和二进制数。

① 756.07 ② 63.73 ③ 35.6 ④ 323.45 1.4 把下列十六进制数转换成十进制数。

① A7.8 ② 9AD.BD ③ B7C.8D ④ 1EC 1.5 求下列带符号十进制数的8位补码。

① +127 ② －1 ③ －0 ④ -128 1.6 求下列带符号十进制数的16位补码。 ① +355 ② －1

1.7 计算机分那几类？各有什么特点？

1.8 简述微处理器、微计算机及微计算机系统三个术语的内涵。 1.9 80X86微处理器有几代？各代的名称是什么？ 1.10 你知道现在的微型机可以配备哪些外部设备？ 1.11 微型机的运算速度与CPU的工作频率有关吗？ 1.12 字长与计算机的什么性能有关？

习题2

2.1、 EU与BIU各自的功能是什么？如何协

习题1

1.1 把下列十进制数转换成二进制数、八进制数、十六进制数。

① 16.25 ② 35.75 ③ 123.875 ④ 97/128 1.2 把下列二进制数转换成十进制数。

① 10101.01 ② 11001.0011 ③ 111.01 ④ 1010.1 1.3 把下列八进制数转换成十进制数和二进制数。

① 756.07 ② 63.73 ③ 35.6 ④ 323.45 1.4 把下列十六进制数转换成十进制数。

① A7.8 ② 9AD.BD ③ B7C.8D ④ 1EC 1.5 求下列带符号十进制数的8位补码。

① +127 ② －1 ③ －0 ④ -128 1.6 求下列带符号十进制数的16位补码。 ① +355 ② －1

1.7 计算机分那几类？各有什么特点？

1.8 简述微处理器、微计算机及微计算机系统三个术语的内涵。 1.9 80X86微处理器有几代？各代的名称是什么？ 1.10 你知道现在的微型机可以配备哪些外部设备？ 1.11 微型机的运算速度与CPU的工作频率有关吗？ 1.12 字长与计算机的什么性能有关？

习题2

2.1、 EU与BIU各自的功能是什么？如何协

实 验 报 告

课程名称：算法与数据结构 题 目 ：十进制转换为二进制 班 级 ：电信1305 学 号 ：1402130526 姓 名 ：云昊

完成时间：2014年11月28日

1、实验目的和要求

本次课程设计的题目是数制转换程序，设计此题目主要目的在于加深对C语言课程理论与数据结构课程理论实践方面的理解。通过编写一定规模和难度的程序，进行一次全面的C语言编程训练，掌握数据结构的思想，提高分析问题和解决问题的能力，并提高调试程序的能力，更深一步的掌握理论应用于实践。

本次课程设计的主要任务是完成对数制转换进行编程,要求用栈实现十进制到二进制的转换,了解十进制转换为二进制的原理，熟练对栈的基本操作，用栈的基本操作实现程序的效率化。 2、实验内容

本课程设计主要解决完成数制转化问题。完成功能如下： 1）任意给一个十进制的数；

2）完成十进制到二进制的数制转换； 3）本课程设计使用数组解决，用栈实现。 3、算法基本思想

数制转换的基本原理是：将一个十进制的数，转换为二进制的数，此过程可以采用求余法进行，用这个十进制数作为被除数，用指定的数基作除数，连续求余，得出的余数依由个位到十位等的顺序组成新数，即

实验四：十进制计数器实验报告

实验日期：2014.4.15

学生姓名：陆小辉（学号：1228402025）

指导老师：黄秋萍

计数器是数字系统中使用最多的时序逻辑电路，其应用非常广泛。计数器不仅能应用于对时钟脉冲计数，而且应用于定势、分频、产生节拍脉冲和脉冲序列以及进行数字运算等。 一、设计要求：

设计十进制计数器，完成相应功能。可预置数、可加/减。

三、测试代码如下： 二、设计代码如下：

module PNcounter(clk,clean,ldn,enp,ent,i,q,rco); module test_PNcounter; reg clk,ldn,clean,enp,ent; input clk,ldn,clean,enp,ent;

reg[3:0] i; input[3:0] i;

wire [3:0]q; output [3:0]q;

wire rco; output rco;

PNcounter p1(clk,clean,ldn,enp,ent,i,q,rco); reg rco;

initial reg [3:0] q;

begin always@(posedge clk or negedge clean)

clk=1'b

课程设计任务书

学 院 学 生 姓 名 设 计 题 目 物电学院 张三 专 业 学 号 电子信息科学与技术 **** 编程技术基础实训 内容及要求： 利用C语言编写下题的代码。 题目名称：设计将十六进制数转换成十进制数的函数和员工信息管理程序。 内容及要求： 1、十六进制转换成十进制数：写一个函数，输入一个十六进制数，输出相应的十进制数。 。 软件开发环境 Windows XP，TC2.0或Visual C++ 6.0 进度安排： 第18周： 1．算法设计 2．编写程序代码 3．调试程序 4．答辩、验收程序 指导教师（签字）： 年 月 日 学院院长（签字）： 年 月 日

一、题目要求 题目名称：设计将十六进制数转换成十进制数的函数和员工信息管理程序。 内容： 1、十六进制转换成十进制数：写一个函数，输入一个十六进制数，输出相应的十进制数。 要求： 利用C语言编写上述程序，开发环境可采用Turbo C 2.0 或Visual C++ 6.0等。

No. 1 二、算法设计 1、

湖北师范学院文理学院信息工程系2010级电子信息工程专业综合课程设计（一）

文理学院

综合课程设计

（一）

Integrated Curriculum Design（1）

所在院系 专业名称 班级 题目 指导教师 成员 完成时间

信息工程系 电子信息工程 1001 两位同步十进制可逆计数器 2011年12月28日

一、设计任务及要求： 设计任务： 设计一个两位同步十进制可逆计数器电路。 要 求： 1．列出状态表、激励方程，逻辑电路。 2．可以实现自动复位并重新开始计数。 3. 检查电路并分析电路是否具有自启动功能。 4. 将设计电路通过proteus进行电路仿真 指导教师签名： 2011年12月30日 二、指导教师评语： 指导教师签名： 2011 年12月 30 日 三、成绩 验收盖章 2011年12月30 日

1

两位同步十进制可逆计数器的设

实验二 4位十进制计数器的设计

一、实验目的：

1、深入理解信号和变量的区别；

2、深入理解并行语句和顺序语句的区别； 3、深入理解异步和同步的概念； 4、掌握计数器的设计方法；

5、能会看最大系统运行频率和资源使用报告。 二、实验原理：

四位十进制计数器程序A： library ieee;

use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;

entity bcd_counter is

end entity;

architecture bev of bcd_counter is begin 0);

process (clk)

variable cnt

: std_logic_vector(3 downto

port ( );

clk : in std_logic; reset : in std_logic; co : out std_logic; q

: out std_logic_vector(3 downto 0)

end bev;

begin

if (rising_e

实验二 4位十进制计数器的设计

一、实验目的：

1、深入理解信号和变量的区别；

2、深入理解并行语句和顺序语句的区别； 3、深入理解异步和同步的概念； 4、掌握计数器的设计方法；

5、能会看最大系统运行频率和资源使用报告。 二、实验原理：

四位十进制计数器程序A： library ieee;

use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;

entity bcd_counter is

end entity;

architecture bev of bcd_counter is begin 0);

process (clk)

variable cnt

: std_logic_vector(3 downto

port ( );

clk : in std_logic; reset : in std_logic; co : out std_logic; q

: out std_logic_vector(3 downto 0)

end bev;

begin

if (rising_e