加减法器的设计实验报告

目 录

第1章 概述.................................................................................................................. 1 1.1 EDA技术及其发展 ............................................................................................. 1 1.2 Quartus II 软件介绍 ............................................................................................ 1 第2章 减法器的设计.................................................................................................. 3 2.1半减器的设计 .................................................

<熟悉QuartusII和Verilog HDL数字逻辑电路设计基础环境>

实验报告

学生姓名：班级学号：指导老师：

38033 9

<实验报告内容>

一、实验名称：

1.进一步学习quartusII的基本功能和使用方法，完成四位减法器原理图输入和文本输入、编译校验及功能仿真

2.进一步学习quartusII的基本功能和使用方法，完成

y?f(a,b,c)?!((a&b)|c)所对应逻辑电路设计及功能仿真。

二、实验学时：4学时

三、实验目的：熟悉Quartus II基本功能和使用方法，掌握原理图输入、文本输入的步骤。

四、实验内容：

完成四位减法器原理图输入和文本输入、编译校验及功能仿真 ；完成

y?f(a,b,c)?!((a&b)|c)所对应逻辑电路设计及功能仿真。

五、实验原理：数字逻辑电路中各种门电路的功能和使用方法及quartusII的运用。

六、实验步骤：

1）原理图输入方法：通过本部分重点学习元器件的放置、连线、电源、地的表示，标号的使用，输入、输出的设置，以及各种元件库的使用等。

①创建文件② 创建元器件③ 设置输入输出④

单片机实验一

一、实验目的

1． 学习多字节压缩BCD 码加减法运算的程序设计；

2． 学习单字节有符号数加减运算的程序设计。

二、实验设备

统一电子开发平台

三、实验要求

1．编写通用4 字节压缩BCD 码的加、减法运算程序；

2．编写通用单字节有符号二进制数加、减法运算程序；

四、实验原理

对于简单的8 位加减可以直接调用指令就可以了。例如加法可以使用指令ADD 以及带进位加ADDC，

但单字节加减法只能在256 之内进行运算；在实际应用中经常需要进行多字节运算，从而处理更大的数

据。该实验介绍单片机BCD 码多字节加、减运算通用程序的设计。

1．多字节无符号压缩BCD 码加法运算

假设多字节无符号被加数的最低字节的地址为R0，加数的最低字节地址为R1，字节数共为len；计

算结果的地址于被加数相同。

◆ 入口参数：

R0：被加数地址指针；

R1：加数地址指针；

len：字节数。

◆ 出口参数：

@R0：计算结果；

rLen:计算结果字节数。

◆ 使用资源：ACC，R0、R1，内部RAM 单元len、rlen 及存放被加数、加数、计算结果的内存单元。

示例程序如下：

;多字节无符号压缩BCD 码加法运算

rlen data 30h; 存放计算结果字节数

len data 31h; 存放相加字

桂林电子科技大学

FPGA报告

减法器

学院（系）： 电子信息工程系 专 业： 电子信息工程技术 学 号： 学生姓名： 指导教师：

桂林电子科技大学职业技术学院实训报告

目 录

摘要 ..................................................... 2 1 绪论 .................................................. 4 2 课题背景 ............................................... 4 2.1设计任务与要求 ..................................... 4 2.2设计目的 .......................................... 4 3总体设计方案及硬件介绍 .................................. 4 3.1 XC3S200AN_FT256N主要功能 ...

实验5 用VHDL语言进行多位减法器的设计

一、实验目的

学习在QuartusⅡ下用VHDL语言设计复杂组合电路与功能仿真的方法。 二、实验仪器设备 1、PC机一台 2、QuartusⅡ。 三、实验要求

1、预习教材中的相关内容，编写出多位减法器的VHDL源程序。

2、用VHDL语言输入方式完成电路设计，编译、仿真后，在试验箱上实现。 四、实验内容及参考实验步骤

1、用VHDL语言设计一个半减器。并进行编译仿真。

2、在半减器的基础上，利用元件例化语句，设计一个一位的全减器，并编译仿真。

3、在一位全减器的基础上，利用元件例化语句，设计一个8位的全减器，并编译仿真。 五、实验报告

1、根据实验过程写出试验报告 2、总结用VHDL语言的设计流程 1、总结复杂组合电路的设计方法。 附录

1、半减器程序 library ieee;

use ieee.std_logic_1164.all;

entity h_suber is port(x,y:in std_logic;

diff,s_out:out std_logic); end entity h_suber;

architecture bhv of h_suber is begin

C++程序设计课程设计报告

课 题: 一 元 多 项 式 加 减 法 专业班级： 学 号： 姓 名：

同组者姓名： 指导教师：

评阅意见： 评定成绩： 指导老师签名： 年 月 日

目 录

1

目录

一、课程设计的目的意义．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．..2

二、程序报告要求 ．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 3

三、程序流程图........................................4

四、运行和调试．．．．．．．．．．．．．．

C++程序设计课程设计报告

课 题: 一 元 多 项 式 加 减 法 专业班级： 学 号： 姓 名：

同组者姓名： 指导教师：

评阅意见： 评定成绩： 指导老师签名： 年 月 日

目 录

1

目录

一、课程设计的目的意义．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．..2

二、程序报告要求 ．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 3

三、程序流程图........................................4

四、运行和调试．．．．．．．．．．．．．．

6、7的加减法

【教学内容】 教材第42页 【教材分析】

6和7的加减法是在学好5以内的加减法的基础上开始学习的。教材用情境图使学生看到，由于观察角度的不同，根据一幅图可以列出两个加法算式或两个减法算式(一图两式)，同时，使学生直观感受到“两个数相加时，调换两个数的位置，得数一样”，为“一图四式”做好铺垫。

【学情分析】

对于一年级的孩子，从生活中玩耍中学到的知识，要比书本上学到的知识更多更重要。教学应尽可能有趣味性，让学生在有趣的活动和游戏中自主学习新知识，运用新知识。所以，在教学中创设喜闻乐见的情境和游戏，使孩子们在有趣的活动和游戏中自主学习新知识，运用新知识，体验数学给他们带来的乐趣。

【教学目标】

1．根据6、7的组成，掌握6和7的加减法计算方法。

2．在具体活动中，发现一图两式的一般规律，并会列式进行计算。 3．初步感受数学学习的快乐，体会用数学解决问题的乐趣。 【教学重难点】

重点：掌握得数是6和7的加法及6减几、7减几的减法计算方法。 难点：引导学生能根据一幅图写出两道加法算式和两道减法算式。 【教学准备】

多媒体课件、学具（圆形、三角形） 【教学流程】

谈话导入→通过谈话引入课题，激发学习兴趣 ↓ ↓

探究新知→学

简单的分数加减法教学设计

设计目标:

1. 探究简单的同分母分数加、减法计算方法,初步学会运用直观 的方法理解和掌握简单分数的加、减计算,并能解决简单的实际 问题。

2. 能在计算分数加、减和解决简单的分数实际问题的过程中,进 行简单的、有条理的思考。在学习过程中培养学生的观察、分析、 迁移和类推能力。

3. 能主动地参与有关的操作和探究活动,对分数与生活的联系有 一定的感受。通过涂一涂、算一算的过程,体会学习是实践、探 索的过程。能自觉认真听讲、积极思考、敢于提问、专心做习题, 养成良好的学习习惯。

教学重点:探究并理解简单的分数加、减法计算方法,掌握算法。提出简 单的分数加、减法的实际问题。

教学难点:在探索算法、理解算理的过程中有条理的思考。

教材简析:这部分教材通过教学一方面帮助学生进一步感受分数的实际意 义,另一方面为学生提供独立思考、自主探索的机会。例题先 让学生学生分两次在一个长方形里涂色,后分别提出求和求差 的问题,根据已有的对加法和减法意义的理解列出算式,再借

中央民族大学数字电路实验报告

中 央 民 族 大 学 数字电路实验报告

加减法运算器的设计

姓 名： 班 级： 所在院系： 指导老师： 完成日期： 王瑞琦 学 号: 13052007 13级计算机一班 信息工程学院 马慧琳 2015/03/28-2015/03/29 1

中央民族大学数字电路实验报告

目录

一、实验目的 ................................................................................................................................... 3 二、实验设备 ................................................................................................................................... 3 三、 实验内容 .....................................................