16位算术逻辑运算实验报告

16 位 算 术 逻 辑 运 算 实 验

一、实验内容

1、实验原理

实验中所用16位运算器数据通路如图3－3所示。其中运算器由四片74LS181以并/串形成16位字长的ALU构成。低8位运算器的输出经过一个三态门74LS245（U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，低8位数据总线通过LZD0～LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS245（U33`）到ALUO1`插座，实验时用8芯排线和高8位数据总线BUSD8～D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8～LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273（U29、U30、U29`、U30、）锁存，实验时四个锁存器的输入并联后用8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据源来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，输入的数据通过LD0～LD7显示。

2、实验接线

本实验用到6个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶

数学学院实验报告

成 绩： 课程名称：计算机组成原理 实验项目名称：算术逻辑运算实验

指导老师 ( 签名 ) ： 一、实 验 目 的

1.了解运算器的组成结构。 2.掌握运算器的工作原理。 二、实验设备与器件

PC机一台，TD-CMA实验系统一套。 三、实 验 原 理

运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3?S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。ALU中所有模块集成在一片CPLD中。

逻辑运算部件由逻辑门构成，较为简单

数学学院实验报告

成 绩： 课程名称：计算机组成原理 实验项目名称：算术逻辑运算实验

指导老师 ( 签名 ) ： 一、实 验 目 的

1.了解运算器的组成结构。 2.掌握运算器的工作原理。 二、实验设备与器件

PC机一台，TD-CMA实验系统一套。 三、实 验 原 理

运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3?S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。ALU中所有模块集成在一片CPLD中。

逻辑运算部件由逻辑门构成，较为简单

实验三 16位算术逻辑运算实验

一、实验目的

1、掌握16位运算器的数据传送通路组成原理。

2、进一步验证算术逻辑运算功能发生器 74LS181的组合功能。 3、按要求和给出的数据完成几种指定的算术逻辑运算。

二、实验内容

1、实验原理

16位运算器数据通路如图2-1所示，其中运算器由四片74LS181以并/串形成16位字长的ALU构成。低8位运算器的输出经过一个三态门74LS245（U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，低8位数据总线通过LZD0～LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS245（U33`）到ALUO1`插座，实验时用8芯排线和高8位数据总线BUSD8～D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8～LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273（U29、U30、U29`、U30、）锁存，实验时四个锁存器的输入并联后用8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据源来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总

实验三 16位算术逻辑运算实验

一、实验目的

1、掌握16位运算器的数据传送通路组成原理。

2、进一步验证算术逻辑运算功能发生器 74LS181的组合功能。 3、按要求和给出的数据完成几种指定的算术逻辑运算。

二、实验内容

1、实验原理

16位运算器数据通路如图2-1所示，其中运算器由四片74LS181以并/串形成16位字长的ALU构成。低8位运算器的输出经过一个三态门74LS245（U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，低8位数据总线通过LZD0～LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS245（U33`）到ALUO1`插座，实验时用8芯排线和高8位数据总线BUSD8～D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8～LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273（U29、U30、U29`、U30、）锁存，实验时四个锁存器的输入并联后用8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据源来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总

实验一 算术逻辑运算实验

班级 学号 姓名 得分

一、实验目的：

1.掌握简单运算器的组成以及数据传送通路； 2.验证运算器功能发生器（74LS181）的组合功能。

二、实验内容：

运用算术逻辑运算器进行算术运算和逻辑运算。

三、实验设备：

1.ZY15CompSys12BB计算机组成原理及系统结构教学实验箱1台； 2.排线若干。

四、实验原理：

运算器数据通路如下图所示。其中运算器由两片74LS181以并/串形式构成___________位字长的ALU。运算器的两个数据输入端分别由两个___________（74LS273）锁存，锁存器的输入连至数据总线，数据输入开关用来给出参与运算的数据，并经过一个___________（74LS245）和数据总线相连。运算器的输出经过一个三态门（74LS245）和数据总线相连。数据显示灯已和数据总线相连，用来显示数据总线内容。

五、实验步骤：

1、连接实验线路，将算术逻辑单元、输入单元各信号接口与开关单元对应的信号接口相连；检查线路无误后，接通电

西安交通大学实验报告

课程名称：微机原理与接口技术

班级：

实验名称 数据传送

机械36班姓名：申湾舟学号：2130101125

2015年 9 月29日

教师审阅签字：

实验日期：

1．实验目的

（1）熟悉算数逻辑运算指令和移位指令的功能；

（2）了解标志寄存器中各个标志位的意义以及指令执行对它的影响。

2．实验内容

（1） （2） （3） （4） （5） （6） （7） （8）

标志位改变规律； 简单存储和计算；

写出规定功能的程序1； 写出规定功能的程序2； 补全规定功能的程序； 清除操作； 执行已知程序； 实验结果分析。

3．实验工具

操作系统：windows7；实验平台：调试工具TD.EXE。

4．实验步骤与结果

程序 程序段1： MOV AX,1018H MOV SI,230AH ADD AX,SI ADD AL,30H MOV DX,3FFH ADD AX,BX MOV [20H],1000H ADD [20H],AX PUSH AX POP BX 程序段2： MOV AX,0A0AH ADD AX,0FFFFH Page1 of 7

（1） 标志位改变规律； 在TD.EXE中输入程序段并且单步运行，观察标志位变化。 实验结

实验二 算术逻辑运算及移位操作

一、 实验目的

1．熟悉算术逻辑运算指令和移位指令的功能。

2．了解标志寄存器各标志位的意义和指令执行对它的影响。

二、 实验预习要求

1．复习8086指令系统中的算术逻辑类指令和移位指令。 2．按照题目要求在实验前编写好实验中的程序段。

三、 实验任务

1．

实验程序段及结果表格如表1.2： 表1.2

标志位 程序段1： MOV AX, 1018H MOV SI, 230AH ADD AX, SI ADD AL, 30H MOV DX, 3FFH ADD AX，BX MOV [20H], 1000H ADD [20H], AX PUSH AX POP BX 程序段2： MOV AX, 0A0AH ADD AX, 0FFFFH MOV CX, 0FF00H ADC AX, CX SUB AX, AX INC AX CF 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 ZF 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 SF 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 OF 0 0 0 0 0 0 0

EDA技术与应用 实验报告(四)

实验名称： ALU（算术逻辑运算单元）的设

计

姓 名： 学 号： 班 级： 时 间：

南京理工大学紫金学院电光系

陈丹 100401202 电信（2）班 2012.12.11

一、 实验目的

1、学习包集和元件例化语句的使用。 2、学习ALU电路的设计。

二、 实验原理

1、ALU原理 ALU的电路原理图如图1 所示，主要由算术运算单元、逻辑单元、选择单元构成。

图1 表

1

ALU功能表如表1 所示。

2、元件、包集

在结构体的层次化设计中,采用结构描述方法就是通过调用库中的元件或者已经设计好

的模块来完成相应的设计。在这种结构体中，功能描述就像网表一样来表示模块和模块之间的互联。如ALU 是由算术单元、逻辑单元、多路复用器互相连接而构成。而以上三个模块是由相应的VHDL 代码产生的，在VHDL 输入方式下，如果要将三个模块连接起来，就要用到元件例化语句。元件例化语句分为元件声明和元件例化。 1、元件声明

在VHDL 代码中要引入设计好的模块，首先要在结构体的说明部分对要引入的模块进行说明。然后使用元件例化语句引入模块。

元件声明语句格式：

component 引入的元件（或模块）名

port(端口说明);

end

实验二 算术逻辑运算实验

一、实验目的

（1）了解运算器芯片（74LS181）的逻辑功能。

（2）掌握运算器数据的载入、读取方法，掌握运算器工作模式的设置。 （3）观察在不同工作模式下数据运算的规则。

二、实验原理

1.运算器芯片（74LS181）的逻辑功能

74LS181是一种数据宽度为4个二进制位的多功能运算器芯片，封装在壳中，封装形式如图2-3所示。

5V A1 B1 A2 B2 A3 B3 Cn4 F324232221201918171615141374LS181123456789101112BO A0 S3 S2 S1 S0 Cn M F0 F1 F2 GND

图2-3 74LS181封装图

主要引脚有：

（1）A0—A3：第一组操作数据输入端。 （2）B0—B3：第二组操作数据输入端。 （3）F0—F3：操作结果数据输入端。 （4）F0—F3：操作功能控制端。 ：低端进位接收端。 （5） ????（6）????4：高端进位输出端。

（7）M：算数/逻辑功能控制端。

芯片的逻辑功能见表2-1.从表中可以看到当控制端S0—S3为1001、