寄存器和存储器的区别

英文名称：Register

寄存器定义

寄存器是中央处理器内的组成部份。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和位址。在中央处理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在中央处理器的算术及逻辑部件中，包含的寄存器有累加器(ACC)。

寄存器是内存阶层 中的最顶端，也是系统操作资料的最快速途径。寄存器通常都是以他们可以保存的 位元 数量来估量，举例来说，一个 “8 位元寄存器”或 “32 位元 寄存器”。寄存器现在都以寄存器档案 的方式来实作，但是他们也可能使用单独的正反器、高速的核心内存、薄膜内存 以及在数种机器上的其他方式来实作出来。

寄存器通常都用来意指由一个指令之输出或输入可以直接索引到的暂存器群组。更适当的是称他们为 “架构寄存器”。

例如，x86 指令及定义八个 32 位元寄存器的集合，但一个实作 x86 指令集的 CPU 可以包含比八个更多的寄存器。

寄存器是CPU内部的元件，寄存器拥有非常高的读写速度，所以在寄存器之间的数据传送非常快。

寄存器用途

1.可将寄存器内的数据执行算术及逻辑运算。

2.存于寄存器内的地址可用来指向内

数字I/O端口寄存器

7.2.1 输入寄存器 PxIN

当 I/O管脚被配置为普通IO口时， 对应 IO口的信号输入值表现为输入寄存器中的每一个 位。

·位为零：输入为低 ·位为一：输入为高 注意：写只读寄存器PxIN

写这些只读寄存器会导致在写操作被激活的时候电流的增加。

7.2.2 输出寄存器 PxOUT

当 I/O管脚被配置为普通IO口并且为输出方向时， 对应IO 口的输出值表现为输出寄存器

中的每一个位。

·位为零：输出为低 ·位为一：输出为高

如果管脚被配置为普通I/O功能、输出方向并且置位寄存器使能时，PxOUT 寄存器的相应

管脚被选择置高或者置低。 ·位为零：该管脚置低 ·位为一：该管脚置高

7.2.3 方向寄存器 PxDIR

PxDIR寄存器中的每一位选择相应管脚的输入输出方向，不管该管脚实现何功能。当管脚

被设置为其

第10章 存储器及其接口

典型试题 一． 填空题

1.只读存储器ROM有如下几种类型：＿＿＿＿。 答案：掩膜ROM、PROM、EPROM、E2PROM

2.半导体存储器的主要技术指标是＿＿＿＿。

答案：存储容量、存储速度、可靠性、功耗、性能/价格比

3.在16位微机系统中，一个存储字占用两个连续的8位字节单元，字的低8位存放在＿＿＿＿、高8位存放在＿＿＿＿。 答案：低地址单元、高地址单元

4.SRAM芯片6116（2K×8B）有＿＿＿＿位地址引脚线、＿＿＿＿位数据引脚线。 答案：11 8

5.在存储器系统中，实现片选控制有三种方法，它们是＿＿＿＿。 答案：全译码法、部分译码法、线选法

6.74LS138译码器有三个“选择输入端”C、B、A及8个输出端地址码为101时，输出端＿＿＿＿有效。

，当输入

答案：

7.半导体静态存储器是靠＿＿＿＿存储信息，半导体动态存储器是靠＿＿＿＿存储信息。

答案：触发器 电荷存储器件

8.对存储器进行读/写时，地址线被分为＿＿＿＿和＿＿＿＿两部分，它们分别用以产生＿＿＿＿和＿＿＿＿信号。

答案：片选地址 片内地址 芯片选择 片内存储单元选择 二． 单项选择题

1．DRAM2164（64K×1）外部引脚有（ ）

移位寄存器及其应用

学院：物理电子工程学院 专业：电子科学与技术 年级：2012 指导老师：周胜海 实验者：王洋 学号：20125044017 同实验者：余冰新 实验日期：2014.12.18 一、实验目的

1、掌握移位寄存器CC40194的逻辑功能与使用方法，

2、了解移位寄存器的使用—实现数据的串行，并行转换和构成环形计数器； 3、进一步掌握用示波器观察多个波形时序关系的方法。 二、实验仪器及材料

1. 数电实验箱、双踪示波器、数字万用表。

2. 元件：CC40194两片、74HC125两片，74LS20一片。 三、实验原理

1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下

依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左右移的控制信号便可实现双向移位要求。根据寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同，可互换使用

2、移位寄存器应用很广，可构成移位寄存器型计数器、顺序脉冲发生器和串行累加器；可用作数

据转换，即把串行数据转换为并行数据，或

洛阳理工学院实验报告

系部 计算机与信息工程系 班级 B090507 学号 B09050704 姓名 李慧敏 PLD原理与应用 实验日期 成绩 10.26 课程名称 实验名称 移位模式可控的8位移位寄存器设计 实验目的： 1、熟悉QUARTUSⅡ开发环境； 2、熟悉工程、文件、实体、结构体的建立，编译、修改、仿真。 3、熟悉移位寄存器的原理及设计方法。 实验条件： 装有QUARTUSⅡ软件的电脑 实验内容与步骤： 利用QuartusⅡ设计系统之前，应该先建立一个文件夹，此文件夹可作为QuartusⅡ默认的工作库。QuartusⅡ中任何一项设计都是一项工程，在工程设计过程中，会产生许多仅扩展名不同的同名文件，放在同一个文件夹下，便于统一管理。出于同样的原因，不同的设计项目最好放在不同的文件夹中。 1． 编辑文件 （1）启动Quartus 双击桌面上的QuartusⅡ图标或单击开始按扭，启动QuartusⅡ。 （2）编辑文件 单击标题栏中的File→New对话框，单击New对话框的Device Design Files选项卡，选择编译文件的语言类型，这里选择VHDL Files，选好后单击【OK】按钮，打开VHDL文本编辑器窗口，并在其中输入

所用芯片 stm8s105s4 开发环境：ST Visual Develop Stm8s的库为V1.1.1

CPU频率及所有外设频率/时钟

系统复位后，所有外设时钟均处于开的状态。用户可通过清除CLK_PCKENR1或CLK_PCKENR2中的PCKEN位来关闭相应的外设时钟。但是在关闭外设的时钟前，用户必须设置相应的位禁用该外设。 为了使能一个外设，用户必须先设置寄存器CLK_PCKENR中对应的PCKEN位，然后设置外设控制寄存器中的外设使能位。

AWU计数器是由独立于fMASTER的内部或外部时钟(LSI或HSE)驱动，因此，即使寄存器的时钟已被关掉，该外设依然可以继续运行。 例如禁用所有外设时钟：

CLK_PCKENR1 = 0x00;// close all clks of Peripheral CLK_PCKENR2 = 0x00; 开启定时器TIME1定时器时钟：

CLK_PCKENR1 |= 0x20; //具体参考STM8S_Reference 59页

CPU分频因子：CPU时钟(fCPU)由主时钟(fMASTER)分频而来，分频因子由时钟分频寄存器(CLK_CKDIVR)中的位CPUDIV[2:0]决定。共7个分频因子

CY7C68013A Slave FIFO 相关的寄存器说明

Slave FIFO 固件需要设置的相关寄存器 IFCONFIG PINFLAGSAB PINFLAGSCD FIFORESET EPxCFG EPxFIFOCFG EPxBCH:L REVCTL (bits 0 and 1 must be initialized to 1 for operation as described in this chapter) 一. CPUCS（E600）CPUbit b7 b6 b5 EPxFIFOPFH/L PORTACFG INPKTEND FIFOPINPOLAR EPxFIFOBCH:L EPxAUTOINLENH:L 控制和状态寄存器 b4 b3 b2 b1 b0 name 0 0 PORTCSTB CLKSPD1 CLKSPD0 CLKINV CLKOE 8051RES r/w r r rw 0 rw 0 rw 0 rw 0 rw 1 r 0 default 0 0 PORTCSTB：128脚或100脚的RD，WR输出使能； CLKSPD[1:0]：8051CPU频率选择， CLKSPD[1:0] CPU频率 00 01 1

R8～R14、SPSR寄存器则被切换到各个模式下的私有寄存器组上，不同的模式下可以访问相应的私有寄存器。表1显示了在每种模式下，哪些寄存器是有效的（阴影部分的寄存器都是私有寄存器）。

表1 ARM状态下的寄存器组织结构

从表1中我们可以看出：

☆ R0～R7、R15、CPSR寄存器组在任何模式下都是共用的，可访问的；

☆ R8～R12寄存器组在快中断模式下（fiq）对应一套私有寄存器组R8_fiq～R12_fiq，在其他模式下共用另一套寄存器组；

☆ R13、R14寄存器在用户（user）和系统（sys）模式下共用一套；其他模式（管理（svc）、中止（abt）、未定义（und）、中断（irq）、快中断（fiq）模式）下都具有两个私有寄存器R13和R14

。这就使得这些模式中的每一种模式

都具有各自的堆栈寄存器指针R13和链接寄存器R14，分别用于堆栈处理和异常退出；

☆ SPSR寄存器可用于保存CPSR的值，在用户和系统模式下不能访问，在其他模式下都有私有的SPSR寄存器。

表1中第二列列举了寄存器在汇编语言中的名称，其中括号中的内容是别称。下面我们对这些寄存器的功能进行介绍。

1、一般通用寄存器 R0～R12

寄存器R0～R12为保存数据或地址值的一般通用寄存器

第四章 存储器结构

4．3 存储器容量扩展

微机系统中主存储器通常由若干存储芯片及相应的存储控制组织而成，并通过存储总线(数据总线、地址总线和控制总线)与CPU及其他部件相联系，以实现数据信息、控制信息的传输。由于存储器芯片的容量有限，实际应用中对存储器的字长和位长都会有扩展的要求。 一、存储器字扩展

*字扩展是沿存储字向扩展，而存储字的 位数不变。 *字扩展时，将多个芯片的所有地址输入 端、数据端、读／写控制线分别并联 在一起，而各自的片选信号线则单独 处理。

*4块内存芯片的空间分配为： 第一片，0000H-3FFFH 第二片，4000H-7FFFH 第三片，8000H-BFFFH 第四片，C000H-FFFFH 二、存储器位扩展

*存储器位扩展是沿存储字的位向扩展， 而存储器的字数与芯片的字数相同。 *位扩展时

将多个芯片的所有地址输入端都连接 在一起；

而数据端则是各自独立与数据总线连 接，每片表示一位

*片选信号线则同时选中多块芯片，这些 被选中的芯片组成了一个完整的存储 字。

1

三、存储器位字扩展

*存储器需要按位向和字向同时扩展，称存储器位字扩展

*对于容量为 M×N 位的存储器，若使用 L×K 位的存储芯片， 那

第10章 存储器及其接口

典型试题 一． 填空题

1.只读存储器ROM有如下几种类型：＿＿＿＿。 答案：掩膜ROM、PROM、EPROM、E2PROM

2.半导体存储器的主要技术指标是＿＿＿＿。

答案：存储容量、存储速度、可靠性、功耗、性能/价格比

3.在16位微机系统中，一个存储字占用两个连续的8位字节单元，字的低8位存放在＿＿＿＿、高8位存放在＿＿＿＿。 答案：低地址单元、高地址单元

4.SRAM芯片6116（2K×8B）有＿＿＿＿位地址引脚线、＿＿＿＿位数据引脚线。 答案：11 8

5.在存储器系统中，实现片选控制有三种方法，它们是＿＿＿＿。 答案：全译码法、部分译码法、线选法

6.74LS138译码器有三个“选择输入端”C、B、A及8个输出端地址码为101时，输出端＿＿＿＿有效。

，当输入

答案：

7.半导体静态存储器是靠＿＿＿＿存储信息，半导体动态存储器是靠＿＿＿＿存储信息。

答案：触发器 电荷存储器件

8.对存储器进行读/写时，地址线被分为＿＿＿＿和＿＿＿＿两部分，它们分别用以产生＿＿＿＿和＿＿＿＿信号。

答案：片选地址 片内地址 芯片选择 片内存储单元选择 二． 单项选择题

1．DRAM2164（64K×1）外部引脚有（ ）