基于fpga的数字系统设计书中代码

基于FPGA 的数字钟设计

摘 要

伴随着集成电路技术的发展, 电子设计自动化(EDA)技术逐渐成为数字电路设计的重要手段。 基于FPGA的EDA技术的发展和应用领域的扩大与深入，使得EDA技术在电子信息，通信，自动控制，计算机等领域的重要性日益突出。 本设计给出了一种基于FPGA的多功能数字钟方法，采用EDA作为开发工具，VHDL语言和图形输入为硬件描述语言，QuartusII作为运行程序的平台，编写的程序经过调试运行，波形仿真验证，下载到EDA实验箱的FPGA芯片，实现了设计目标。

系统主芯片采用CycloneII系列EP2C35F672C8。采用自顶向下的设计思想，将系统分为五个模块:分频模块、计时模块、报时模块、显示模块、顶层模块。用VHDL语言实现各个功能模块, 图形输入法生成顶层模块. 最后用QuartusII软件进行功能仿真, 验证数字钟设计的正确性。

测试结果表明本设计实现了一个多功能的数字钟功能，具有时、分、秒计时显示功能，以24小时循环计时；具有校正小时和分钟的功能；以及清零，整点报时功能。

关键词：EDA技术；FPGA；数字钟；VHDL语言；自顶向下

1

摘 要

本设计是一个采样率高达100MSPS、模拟带宽10MHz的便携式数字示波器，采用XILINX的FPGA器件来作为系统核心器件来设计。 系统使用可编程逻辑实现部分数字电路功能，使用内嵌Microblaze软核CPU执行系统的运算与控制功能。示波器的模数转换器采用AD9283-80实现。整个系统的设计由两部分完成，一是完成硬件电路的设计；二是采用ise10.0开发套件设计系统的软件功能。

本便携式数字示波器具有体积小、重量轻、成本低及低功耗的优点。

关键词： Microblaze；A/D转换器；示波器；FIFO；VHDL

2

Abstract

This design is a sampling rate as high as 80MSPS, simulation of portable digital oscilloscopes bandwidth 10MHz XILINX FPGA device, the core device as a system design. Systems use the FPGA internal programmable logic realize part of digita

基于FPGA数字电压表设计

摘要: 系统基于EDA技术的智能数字电压表实现,以现场可编程门阵列(FPGA)为设计核

心，集成于一片Xilinx公司的SpartanⅡE系列XC2S100E-6PQ208芯片上，在ISE环境下采用超高速硬件描述语言(VHDL)模块化编程,实现了电压的数据采集、转换、处理、显示等功能。本设计的特点在于能够测量的电压范围宽（0~50VDC），主要采用了分压原理,该系统具有集成度高、灵活性强、易于开发和维护等特点。

关键字: FPGA VHDL 数字电压表 AD转换

Abstract:The system according to the EDA technical achieve the digital voltager,It is base on FPGA(Field Programmable Gate Array), adopting VHDL(VHSIC Hardware Description Language) under the under the environment of ISE.most of the designs gather in the Spartan ⅡE ser

QPSK

基于FPGA的QPSK系统设计

一、 实验目的

1、 利用FPGA实现QPSK调制解调电路设计与实现，加深对QPSK

的理性认识，通过实践提高动手能力以及理论联系实际的能力 2、 通过对电路模块的组合使用构成通信系统，加深对通信系统的

认识和理解，进一步体会《通信原理》课程中的理论知识 3、 通过本次试验进一步掌握对Quartus II软件以及VHDL编程语言

的使用

4、 通过本次课程设计的实践提高我们的实践操作能力、提高分析

问题和解决问题的能力

二、 设计任务及要求

利用FPGA实现QPSK调制解调电路设计与实现，用FPGA进行数据处理。实验中给定FPGA模块，D/A转换、A/D转换以及乘法器模块

三、 实验原理

1、FPGA简介

目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完

1

本科毕业论文(设计)

题 目： 基于FPGA的直接数字

频率合成器设计

学 院： 自动化工程学院 专 业： 电子信息科学与技术 班 级： 2004级2班 姓 名： ########## 指导教师： ###########

2008年 6 月 2 日

基于FPGA的直接数字频率合成器设计

The Design of Direct Digital Frequency Synthesizer Based on FPGA

摘 要

设计由可编程逻辑阵列FPGA（Field Programmable Gate Array）器件实现直接数字频率的合成器。直接数字频率合成器（Direct Digital Synthesizer）是从相位概念出发直接合成所需波形的一种频率合成技术。由于FPGA的自身特点，能够很容易在FPGA内部生成多个基本模块，从而开发出功能更强大的芯片。本文在对现有DDS技术的学习基础上，在FPGA器件上实现了基于DDS技术

现代电子实验

数字跑表实验报告

一．功能要求 基本功能： 1）、跑表精度为0.01秒 2）、跑表计时范围为：1小时 3）、设置开始计时/停止计时、复位两个按钮 4）、显示工作方式：用六位BCD七段数码管显示读数。显示格式：

分 秒 0.01秒

扩展功能： 1）、按键消抖； 2）、分别存储三组选手时间并分时回放显示；

一．设计要求

1）设计出符合要求的解决方案 2）设计出单元电路

3）利用EDA软件对单元电路及整体电路进行仿真 4）利用EDA软件在实验板上验证

总体设计框图

时钟输入

按键输入

计数器 除法器 按键消抖 功能控制模块 译码模块 数码管扫描模块 数码管 设计说明：

对于按键输入，先对按键进行消抖，然后按键输入信息给功能控制模块，此模块是核心控制中心，它能控制计数模块计数的开始，停止。同时，当相应按键按下时，它还可以对计数结果进行存储和读取，其中用到了一个F I F O。由于计数时候个位和十位并没有分开，所以之后我们采用了一个除法器，把个位和十位分离。之后的数据经过译码以后就可以由数码管显示了。

单元电路划分

1.按键输入模块 （1）按键检测模块 （2）按键消抖模块 2.计数

龙源期刊网 http://www.qikan.com.cn

基于FPGA的新型数字电压表设计

作者：边晶莹 李晓峰 李平周

来源：《现代电子技术》2010年第06期

摘 要:准确可靠的电压测量在大学物理教学中具有重要意义。在研究目前主流电压表设计方案的基础上,提出一种基于FPGA技术的新型数字电压表的设计方法,极大地增强了系统集成度和电路可靠性。以Altera公司高性价比的

Ⅱ系列EP2C5T144芯片为控制核心,以

较高性能的模/数转换器为信号采集芯片,完成电压数据的采集、转换、处理、显示,并实现了档位的自动转换和较宽的测量范围。详细讨论仪表关键电路的设计思路以及关键算法的实现步骤。测试结果表明,该仪表测量误差不大于0.02 V,具有较高的测量精度,满足教学实验中的电压测量要求。

关键词:数字电压表;档位自动转换;测量误差;FPGA 中图分类号

文献标识码:A

文章编号:1004-373X(2010)06-185-04

Design of New Digital Voltmeter Based on FPGA BIAN Jingying,LI

基于FPGA的数字信号发生器设计

摘 要

数字信号发生器是数字信号处理中不可缺少的调试设备，在生产生活中的应用非常广泛。本文所设计的内容就是基于Altera公司的现场可编程门阵列（FPGA）实现数字信号发生器的设计，FPGA具有密度高，功耗低，体积小，可靠性高等特点，设计时可以不必过多考虑具体硬件连接；本设计中应用VHDL硬件描述语言进行描述，使该数字信号发生器可以产生正弦波、方波、三角波、锯齿波四个独立的波形，并能对所产生的四种波形的频率和幅度进行调节。

关键词：直接数字频率合成；数字波形发生器；FPGA；DDS；VHDL

Design Of FPGA-based Digital Signal Generator

Yang Chunjian

(College of Physics Science and Information Engineering, Jishou University,Jishou Hunan 416000)

Abstract

Digital signal transmitter as a test facility is an important part of information processing syst

Verilog FPGA数字系统设计学习笔记

以下是本人学习VERILOG以来的一些笔记总结，希望能帮助到一些入门的同学。希望各位批评指正。本笔记将持续更新。

一、有关verilog数字电路设计

1 Verilog设计基本思路是：设计产生行为和功能准确的电路结构，这些电路结构看起来相当复杂，难以理解，而行为的描述比较直观。我们可以用比较直观的行为描述来开始设计过程，通过Verilog 语言的仿真测试验证其正确后利用一种工具把行为模块自动转化为焖鸡模块，再次经过Verilog 语言的仿真测试试验验证其正确后，便完成了前端设计，接下来是后端制造的准备工作。

2 任务是不可综合的，只能用于仿真，编写测试脚本；函数可以综合，一般用于计算，函数必须要有一个输入，只能返回一个值，并且至少要一个输入变量。函数属于组合逻辑，所有内部定义的变量都是临时的，这些变量综合后为wire。 3 过程性赋值语句中的任何延时都将忽略，不可综合； 4 Inout的使用：inout io_data;

reg out_data; reg io_data;

基于FPGA的数字频率计的设计

学生专业：

学生姓名： 指导教师：

摘要

数字频率计是近代电子技术领域的重要测量工具之一，同时也是其它许多领域广泛应用的测量仪器。它在规定的基准时间内把测量的脉冲数记录下来，换算成频率并以数字形式显示出来。在许多测量方案以及测量结果中都会涉及到频率测量的相关问题，频率精确测量的重要性显而易见。

本设计在了解频率计的基本原理的基础上，基于直接测频法的测试手段，即在一定闸门时间内测量被测信号的脉冲个数；设计频率计的测量范围为1Hz-99.99MHz。将设计分为六个模块，即顶层模块，分频模块，计数模块，单位选择模块，数码管位选模块，转换模块。

采用硬件描述语言Verilog HDL编写了各个模块的代码，并且利用Quartus II软件平台进行了功能的仿真，从而完成输入被测频率，通过选择不同档位，精确输出测量值，达到了预期目标。

关键词 数字频率计；直接测频法；Verilog HDL；Quartus II

I

Abstract

Digital frequency meter modern electronic technology is one of t