分频器的设计及仿真程序

武汉理工大学《微机原理与接口技术》课程设计报告书

学 号:

课 程 设 计

题 目 学 院 专 业 班 级 姓 名 指导教师

月

日

分频信号发生器的分析与设计

自动化学院 电气工程及自动化

武汉理工大学《微机原理与接口技术》课程设计报告书

课程设计任务书

学生姓名: 专业班级: 题 目: 分频信号发生器的分析与设计

要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）

1. 设:有一输入方波信号f0（<1MHz）。要求输出信号:f1=f0/N，N通过键盘输入。

2. 画出简要的硬件原理图，编写程序。

3. 撰写课程设计说明书。内容包括:摘要、目录、正文、参考文献、附录（程序清单）。正文部分包括:设计任务及要求、方案比较及论证、软件设计说明（软件思想，流程，源程序设计及说明等）、程序调试说明和结果分析、课程设计收获及心得体会。

时间安排:

12月26日----- 12月28 日 查阅资料及方案设计 12月29日----- 01 月0 2日 编程 01月03日-----0 1月07 日 调试程序

01月08日----- 01月

武汉理工大学《微机原理与接口技术》课程设计报告书

学 号:

课 程 设 计

题 目 学 院 专 业 班 级 姓 名 指导教师

月

日

分频信号发生器的分析与设计

自动化学院 电气工程及自动化

武汉理工大学《微机原理与接口技术》课程设计报告书

课程设计任务书

学生姓名: 专业班级: 题 目: 分频信号发生器的分析与设计

要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）

1. 设:有一输入方波信号f0（<1MHz）。要求输出信号:f1=f0/N，N通过键盘输入。

2. 画出简要的硬件原理图，编写程序。

3. 撰写课程设计说明书。内容包括:摘要、目录、正文、参考文献、附录（程序清单）。正文部分包括:设计任务及要求、方案比较及论证、软件设计说明（软件思想，流程，源程序设计及说明等）、程序调试说明和结果分析、课程设计收获及心得体会。

时间安排:

12月26日----- 12月28 日 查阅资料及方案设计 12月29日----- 01 月0 2日 编程 01月03日-----0 1月07 日 调试程序

01月08日----- 01月

邹兵 数控分频器及其应用 第1页 共12页

1 引 言

计算机组成原理与设计是计算机通信与技术专业本科生的必修课程。在完成理论学习和必要的实验后，本科学生掌握了它的基本原理和各种基本功能的应用，但对硬件实际应用设计和其完整的用户程序设计还不清楚，实际动手能力不够，因此对该课程进行一次课程设计是有必要的。

计算机组成原理与设计的课程设计既要让学生巩固课本学到的理论，还要让学生学习硬件电路设计和用户程序设计，同时学习查阅资料、参考资料的方法。

计算机原理与设计的课程设计主要是通过学生独立设计方案并自己动手用计算机电路设计软件，编写和调试用户程序，来加深对该课程的认识和理解，充分发挥我们的个体创新能力。

1.1 设计的目的

本次设计的目的就是了解并掌握VHDL硬件描述语言的设计方法和思想，通过学习的VHDL语言知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过学生独立设计方案并自己动手用计算机电路设计软件，编写和调试用户程序，来加深对该课程的认识和理解，充分发挥我们的个体创新能力。通过课程设计深入理解VHDL语言的精髓，达到课程设计的目标。

邹兵 数控分频器及其应用 第1页 共12页

1 引 言

计算机组成原理与设计是计算机通信与技术专业本科生的必修课程。在完成理论学习和必要的实验后，本科学生掌握了它的基本原理和各种基本功能的应用，但对硬件实际应用设计和其完整的用户程序设计还不清楚，实际动手能力不够，因此对该课程进行一次课程设计是有必要的。

计算机组成原理与设计的课程设计既要让学生巩固课本学到的理论，还要让学生学习硬件电路设计和用户程序设计，同时学习查阅资料、参考资料的方法。

计算机原理与设计的课程设计主要是通过学生独立设计方案并自己动手用计算机电路设计软件，编写和调试用户程序，来加深对该课程的认识和理解，充分发挥我们的个体创新能力。

1.1 设计的目的

本次设计的目的就是了解并掌握VHDL硬件描述语言的设计方法和思想，通过学习的VHDL语言知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过学生独立设计方案并自己动手用计算机电路设计软件，编写和调试用户程序，来加深对该课程的认识和理解，充分发挥我们的个体创新能力。通过课程设计深入理解VHDL语言的精髓，达到课程设计的目标。

基于FPGA的半整数分频器设计

一.系统设计任务及功能概述

1.系统设计任务基于FPGA的半整数分频器设计

任务要求：设有一个5MHz(或7、9、11、13、15、17、19、21、23 、25MHz)的时钟源，但电路中需要产生一个2MHz的时钟信号，由于分频比为2.5（或3.5、4.5、5.5、6.5、7.5、8.5、9.5、10.5、11.5、12.5），因此采用小数分频。 2.小数分频的基本原理

小数分频的基本原理是采用脉冲吞吐计数器和锁相环技术先设计两个不同分频比的整数分频器，然后通过控制单位时间内两种分频比出现的不同次数来获得所需要的小数分频值。如设计一个分频系数为10.1的分频器时，可以将分频器设计成9次10分频，1次11分频，这样总的分频值为：

F=（9×10+1×11）/（9+1）=10.1 3.系统功能概述

本系统是一个基于FPGA的半整数分频器，具有以下功能：有一个5MHz的时钟源，通过半整数分频器后电路中可以产生的是一个2MHz的时钟信号

二.系统设计方案和程序设计

1.系统设计方案

由于分频比为2.5，因此采用小数分频。 分频系数为N-0.5的分频器，其电路可由一个异或门、一个模N计数器和二分频器组成。下图给出了通用半

基于FPGA的半整数分频器设计

一.系统设计任务及功能概述

1.系统设计任务基于FPGA的半整数分频器设计

任务要求：设有一个5MHz(或7、9、11、13、15、17、19、21、23 、25MHz)的时钟源，但电路中需要产生一个2MHz的时钟信号，由于分频比为2.5（或3.5、4.5、5.5、6.5、7.5、8.5、9.5、10.5、11.5、12.5），因此采用小数分频。 2.小数分频的基本原理

小数分频的基本原理是采用脉冲吞吐计数器和锁相环技术先设计两个不同分频比的整数分频器，然后通过控制单位时间内两种分频比出现的不同次数来获得所需要的小数分频值。如设计一个分频系数为10.1的分频器时，可以将分频器设计成9次10分频，1次11分频，这样总的分频值为：

F=（9×10+1×11）/（9+1）=10.1 3.系统功能概述

本系统是一个基于FPGA的半整数分频器，具有以下功能：有一个5MHz的时钟源，通过半整数分频器后电路中可以产生的是一个2MHz的时钟信号

二.系统设计方案和程序设计

1.系统设计方案

由于分频比为2.5，因此采用小数分频。 分频系数为N-0.5的分频器，其电路可由一个异或门、一个模N计数器和二分频器组成。下图给出了通用半

电子分频器的使用技巧

日 期：2011-7-4 8:35:07 来 源： 艾维音响网编辑 浏览人数： 97 在一套音响系统中提到分频器一般来说是指能将：20Hz--20000Hz频段的音频信号分成合适的、不同的几个频率段，然后分别送给相应功放，用来推动相应音箱的一种音响周边设备。下面简单介绍一下分频器在音响系统中的应用。 一、 我们为什么要使用电子分频器

大家知道，声音的频率范围是在20Hz—20000Hz之间，现在大多数前级音频处理设备的频率范围是可以达到这样宽度的，但目前的扬声器却成了一个瓶颈部分，我们奢想使用一种或简单几只扬声器就能放送出接近20Hz--20000Hz这样宽频率的声音是很难做到的，因为现在单只喇叭的有效工作频率范围都不是很宽。鉴于此电声工程师们就设计出了在不同频率段内工作的音箱，如：

1、重低音音箱：让它在大约30-200Hz的频率范围内工作。 2、低中音音箱：让它在大约200-2000Hz的频率范围内工作。 3、高音音箱：让它在大约2000-20000Hz的频率范围内工作。

如此以来我们就可以利用在不同频率段工作的不同种类的音箱配置一套能最大限度接近声音真

电子分频器的使用技巧

日 期：2011-7-4 8:35:07 来 源： 艾维音响网编辑 浏览人数： 97 在一套音响系统中提到分频器一般来说是指能将：20Hz--20000Hz频段的音频信号分成合适的、不同的几个频率段，然后分别送给相应功放，用来推动相应音箱的一种音响周边设备。下面简单介绍一下分频器在音响系统中的应用。 一、 我们为什么要使用电子分频器

大家知道，声音的频率范围是在20Hz—20000Hz之间，现在大多数前级音频处理设备的频率范围是可以达到这样宽度的，但目前的扬声器却成了一个瓶颈部分，我们奢想使用一种或简单几只扬声器就能放送出接近20Hz--20000Hz这样宽频率的声音是很难做到的，因为现在单只喇叭的有效工作频率范围都不是很宽。鉴于此电声工程师们就设计出了在不同频率段内工作的音箱，如：

1、重低音音箱：让它在大约30-200Hz的频率范围内工作。 2、低中音音箱：让它在大约200-2000Hz的频率范围内工作。 3、高音音箱：让它在大约2000-20000Hz的频率范围内工作。

如此以来我们就可以利用在不同频率段工作的不同种类的音箱配置一套能最大限度接近声音真

专业：__电子信息工程__ 姓名：_____陈华杰_____ 实验报告

学号：______ 日期：___星期五上午___ 地点：应电楼303桌号2组 课程名称：_____FPGA实验______指导老师：__竺红卫/陈宏__成绩：__________________ 实验名称：___实验一：简单分频器的设计____实验类型：_FPGA实验_同组学生姓名：__

一、实验目的和要求（必填）

1. 熟悉 Xilinx ISE 软件，学会设计、仿真、综合和下载； 2. 熟悉实验板电路设定频率的方法。

二、实验内容和原理（必填） 实验内容：

根据实验板上晶振的输入频率 50MHz，如果直接用这么高的时钟频率来驱动 LED 的闪烁，人眼将无法分辨。因此本实验着重介绍如何通过分频计数器的方式将 50MHz 的输入频率降低为人眼可分辨的频率（10Hz 以下），并在实验板的 LED0~LED7上显示出来。

LED照片如下图：

实验原理：

实验板在滑动开关的上面有8 个独立的贴片LED。 LED 一端接地，另一端通过390 欧的限流电阻接到Spartan-3E 上。要点亮一个LED，向相应的控制位置输出高电位。

三、主要仪器设备（必填） 1. 电脑一台；

第 III 页

目 录

1 绪论 ........................................................................................................................................ 1 1.1 课题分析 ........................................................................................................................ 1 1.2 FPGA概述 ...................................................................................................................... 2 1.3 VHDL语言和QUARTUS II简介 ....................................................................