fpga的as配置模式

FPGA配置模式

时间：2011-09-12 23:15:16 来源： 作者：

FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式;主从模式可以支持一片PROM编程多片FPGA;串行模式可以采用串行PROM编程FPGA;外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。

如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低FPGA与PCB并行设计的复杂性等问题，一直是采用FPGA的系统设计工程师需要考虑的关键问题。如今，随着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向发展，系统设计工程师在从这些优异性能获益的同时，不得不面对由于FPGA前所未有的性能和能力水平而带来的新的设计挑战。

在很多项目设计中采用Altera 公司基于SRAM架构Cyclone系列器件。Cyclone器件与其他FPGA器件一样是基于门阵列方式为用户提供可编程资源的，其内部逻辑结构的形成是由配置数据决定的。这些配置数据可通过多种模式加载到FPGA内部的SRAM中，由于SRAM的易失性，每次上电时，都必须对FPGA进行重新配置。

1 Cyclone FPGA 配置模式

Cyclone系列FPGA器件配置方案

FPGA是基于SRAM编程的，编程信息在系统掉电时会丢失，每次上电时，都需要从器件外部的FLASH或EEPROM中存储的编程数据重现写入内部的SRAM中。FPGA在线加载需要有CPU的帮助，并且在加载前CPU已经启动并工作。

FPGA的加载模式主要有以下几种：

1).PS模式(Passive Serial Configuration Mode)，即被动串行加载模式。

PS模式适合于逻辑规模小，对加载速度要求不高的FPGA加载场合。在此模式下，加载所需的配置时钟信号CCLK由FPGA外部时钟源或外部控制信号提供。另外，PS加载模式需要外部微控制器的支持。

2).AS模式(Active Serial Configuration Mode)，即主动串行加载模式。

在AS模式下，FPGA主动从外部存储设备中读取逻辑信息来为自己进行配置，此模式的配置时钟信号CCLK由FPGA内部提供。

3).PP模式(Passive Parallel Configuration Mode)，即被动并行加载模式。

此模式适合于逻辑规模较大，对加载速度要求较高的FPGA加载场合。PP模式下，外部设备通过8bit并行数据线对FPGA进行逻辑加载，CCLK信号由外部提供。

配置电路

FPGA 配置方式灵活多样，根据芯片是否能够自己主动加载配置数据分为主模式、从模式以及 JTAG 模式。典型的主模式都是加载片外非易失 ( 断电不丢数据 ) 性存储器中的配置比特流，配置所需的时钟信号 ( 称为CCLK) 由 FPGA 内部产生，且 FPGA 控制整个配置过程。从模式需要外部的主智能终端 ( 如处理器、微控制器或者 DSP 等 ) 将数据下载到 FPGA 中，其最大的优点就是 FPGA 的配置数据可以放在系统的任何存储部位，包括：

FLASH、硬盘、网络，甚至在其余处理器的运行代码中。JTAG 模式为调试模式，可将 PC 中的比特文件流下载到 FPGA 中，断电即丢失。此外，目前赛灵思还有基于 Internet 的、成熟的可重构逻辑技术 System ACE 解决方案。 (1) 主模式

在主模式下，FPGA 上电后，自动将配置数据从相应的外存储器读入到 SRAM 中，实现内部结构映射 ；主模式根据比特流的位宽又可以分为 ：串行模式 ( 单比特流 ) 和并行模式 ( 字节宽度比特流 ) 两大类。如 ：主串行模式、主 SPI FLASH 串行模式、内部主 SPI FLASH 串行模式、主 BPI 并行模式以及主并

FPGA配置AS串行配置芯片方法（包括非EPCS系列芯片）

QQ：740194480

一、不含NIOS的FPGAEPCS配置方式

配置SPI FLASH 芯片EPCS系列，ALTERA有两种方式，还只能配置EPCS系列。

1、直接配置如图，需要AS的下载插座,在QUARTUS II软件下编程有：PS,JTAG,AS..选择AS模式，按提示操作。

2、间接配置用JTAG，其实和一般的下载方式相比， 这种下载方需要先把*.sof 文件转成*.jic 文件， 然后在 JTAG模式下选择*.jic 文件下载即可。这样FPGA的程序调试和配置SPIFLASH芯片只要一个座。网上可以找到图文并茂的文章。

《使用 JTAG 方式配置 EPCS芯片 》。

二、epcs系列存配置与程序

a) 在SOPC builder里添加EPCS Device Controller Core，修改cpu里Reset

Vector为epcs_flash_controller。

b) 编译后把sof文件格式转换成flash文件格式 sof2flash --epcs

--input=example.sof --output=sof.flash

c) 把elf文件

用CPU配置Altera公司的FPGA

一. 概 述

目前很多产品都广泛用了FPGA，虽然品种不同，但编程方式几乎都一样：利用专用的EPROM对FPGA进行配置。专用的EPROM价格不便宜，且大不跟上都是一次性OPT方式编程。一旦更改FPGA设计，代价不小。 为了进一步降低产品的成本和升级成本，可以考虑利用板上现有CPU子系统中空闲的ROM空间存放FPGA的配置数据，并由CPU模拟专用EPROM对FPGA进行配置。 本文将以PowerPC860和EP1K30为例，讲解如何利用CPU来配置FPGA。

CPU配置FPGA的优点

与Configuration EPROM方式相比本设计有如下优点：

1． 降低硬件成本——省去了FPGA专用EPROM的成本，而几乎不增加其他成本。以ALTERA的10K系列为例，板上至少要配一片以上的EPC1，每片EPC1的价格要几十元，容量1M位。提供1Mb的存储空间，对于大部分单板来说（如860系统的单板），是不需要增加硬件的。即使增加1Mb存储空间，通用存储器也会比FPGA专用EPROM便宜。

2． 可多次编程——FPGA专用EPROM几乎都是OTP，一旦更换FPGA版本，旧版本的并不便宜的EPROM只能

Altera Cyclone II FPGA的几种代码配置

1、根据FPGA在配置电路中的角色，配置数据可以使用3种方式载入到目标器件中：

(1) FPGA主动方式：由FPGA来主动输出控制和同步信号给FPGA的串行配置芯片(EPCS系列)，配置芯片收到命令后，把配置数据发给FPGA，完成配 置过程；在AS模式下，FPGA必须与AS串行配置芯片配合使用，它与FPGA的接口为四跟信号线，分别为:串行时钟输入(DCLK),AS控制信号输入 (ASDI)，片选信号(nCS),串行数据输出(DATA)。

(2) FPGA被动方式：被动模式下，由系统的其他设备发起并控制配置过程，这些设备可以是配置芯片(EPC系列)，或者单板的微处理器、CPLD等。FPGA 在配置过程中完全处于被动地位，只是输出一些状态信号来配合配置过程；在PS模式下，需要配置时钟(DCLK)，配置数据(DATA0)，配置命令 (nCONFIG)，状态信号(nSTATUS)，配置完成指示(CONF_DONE)这四个信号来完成配置过程。 (3) JTAG模式：使用JTAG进行配置可以使用Altera的下载电缆，或者通过智能主机模拟JTAG的时序来进行配置；JTAG接口由四个必须的信号TD

Xilinx FPGA配置的一些细节

2010年07月03日 星期六 14:26

0 参考资料

(1) Xilinx: Development System Reference Guide. dev.pdf, v10.1 在Xilinx的doc目录下有。

(2) Xilinx: Virtex FPGA Series Configuration and Readback. XAPP138 (v2.8) March 11, 2005

在Xilinx网站上有，链接http://www.xilinx.com/bvdocs/appnotes/xapp138.pdf (3)Xilinx: Using a Microprocessor to Configure Xilinx FPGAs via Slave Serial or SelectMAP Mode.XAPP502 (v1.5) December 3, 2007

在Xilinx网站上有，链接http://www.xilinx.com/bvdocs/appnotes/xapp502.pdf 注：此外xapp139和xapp151也是和配置相关的。

(4)Xilinx: Virtex-4 Configu

用CPU配置Altera公司的FPGA

一. 概 述

目前很多产品都广泛用了FPGA，虽然品种不同，但编程方式几乎都一样：利用专用的EPROM对FPGA进行配置。专用的EPROM价格不便宜，且大不跟上都是一次性OPT方式编程。一旦更改FPGA设计，代价不小。 为了进一步降低产品的成本和升级成本，可以考虑利用板上现有CPU子系统中空闲的ROM空间存放FPGA的配置数据，并由CPU模拟专用EPROM对FPGA进行配置。 本文将以PowerPC860和EP1K30为例，讲解如何利用CPU来配置FPGA。

CPU配置FPGA的优点

与Configuration EPROM方式相比本设计有如下优点：

1． 降低硬件成本——省去了FPGA专用EPROM的成本，而几乎不增加其他成本。以ALTERA的10K系列为例，板上至少要配一片以上的EPC1，每片EPC1的价格要几十元，容量1M位。提供1Mb的存储空间，对于大部分单板来说（如860系统的单板），是不需要增加硬件的。即使增加1Mb存储空间，通用存储器也会比FPGA专用EPROM便宜。

2． 可多次编程——FPGA专用EPROM几乎都是OTP，一旦更换FPGA版本，旧版本的并不便宜的EPROM只能丢弃。如

可扩展动态重配置的新型FPGA平台设计 2011-09-21 11:08:21 来源:互联网

关键字：FPGA平台设计

新型 FPGA 平台具有高度的灵活性和可扩展性，且集成度高，能够在单个或两个芯片上集成一个完整的异构动态运算系统。

自适应硬件在诸如导弹电子和软件无线电等功耗和系统尺寸有限，同时对环境高度敏感的应用中非常有用。采用动态重配置技术，可以在不增加系统功耗或电路板尺寸的情况下，实现支持不同应用模式的专用架构。传统解决方案侧重于控制部分，现在看来似乎已经不能有效地满足执行单元的数量及其异构性要求。只有采用兼具灵活性和可扩展性的分布式方案，才能够创建出面向未来的架构。

虽然这种技术潜力无限，但对整个业界来说，动态重配置的使用仍然有相当大的难度。工程师需要一种清晰明确的设计方式，既能够充分地发挥动态重配置的优势，又不影响应用描述，而且最重要的是，不增加开发成本。为了将动态性和高性能结合起来，我们建议采用基于多线程的执行模型对异构性进行抽象。开发人员可以将应用当作线程集来进行编程，而不必考虑线程是在标准处理器还是专用硬件上执行。在这种情况下，动态重配置的作用是进行线程优先调度(thread preempti

root@lz# commit

warning: Interfaces are changed from route mode to transparent mode. Please reboot the device or all nodes in the HA cluster! commit complete

root# run show configuration | display set set version 11.1R3.5

set system root-authentication encrypted-password \set system name-server 208.67.222.222 set system name-server 208.67.220.220 set system services ssh set system services telnet

set system services xnm-clear-text

set system services web-management http interface vlan.0 set system services web-managemen