verilog语言编写一位全加器

Verilog实验报告——8位全加器

由一位全加器构成8位全加器

电科6012202023 裴佳文

一、

实验目的

用verilog语言编写由1位全加器构成8位全加器，自行编写testbench代码并在modelsim软件上进行仿真。 二、代码 1、源代码： 1位全加器：

module P1(A,B,Cin,sum,Cout); input A,B,Cin; output sum,Cout; wire s1,t1,t2,t3; xor x1(s1,A,B), x2(sum,s1,Cin); and A1(t3,A,B), A2(t2,B,Cin), A3(t1,A,Cin); or o1(Cout,t1,t2,t3); endmodule

由1位全加器构成8位全加器

module P(J,W,Psum,PCout,PCin); input [7:0] J,W; input Pcin;

output [7:0] Psum; output Pcout; wire [7:1]Ptemp; P1:

PA1(.A(J[0]),.B(W[0]),.Cin(PCin),.sum(Psum[0

设计一·四路与非电路的Hspice设计。 设计二·一位全加器电路的Hspice设计。

专 业 电子科学与技术 学 号

学生姓名

1

指导老师 汪再兴

设计一·四路与非门的设计

一·设计目的：

1、学习使用电路设计与仿真软件HSPICE，练习用网表文件来描述模拟电路，并熟悉应用HSPICE内部元件库；

2、熟悉用MOS器件来设计四位逻辑输入与非门电路。

二·原理（说明） 1．与非门

与非门是与门和非门的结合，先进行与运算，再进行非运算。与运算输入要求有两个，如果输入都用0和1表示的话，那么与运算的结果就是这两个数的乘积。如1和1（两端都有信号），则输出为1；1和0，则输出为0；0和0，则输出为0

2．4路与非门结构及原理：

AB231CD45NAND4OUTPUT

当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。

真值表如下 A B C Y D 0 0 0 0 1 0 0

实验四 四位全加器

一、实验目的

l. 用组合电路设计4位全加器。

2.了解Verilog HDL语言的行为描述的优点。 二、实验原理

4位全加器工作原理 1）全加器

除本位两个数相加外，还要加上从低位来的进位数，称为全加器。被加数Ai、加数Bi从低位向本位进位Ci-1作为电路的输入，全加和Si与向高位的进位Ci作为电路的输出。能实现全加运算功能的电路称为全加电路。全加器的逻辑功能真值表如表中所列。

2）1位全加器

一位全加器(FA)的逻辑表达式为：S=A⊕B⊕Cin；Co=AB+BCin+ACin 其中A,B为要相加的数，Cin为进位输入；S为和，Co是进位输出；

这两幅图略微有差别，但最后的结果是一样的。 3）4位全加器

4位全加器可看作4个1位全加器串行构成, 具体连接方法如下图所示：

采用Verilog HDL语言设计该4位全加器，通过主模块调用子模块（1位全加器）的方法来实现。

三、实验步骤

新建文件 定义模块，顶层模块与工程名字一致，不可有并列的顶层模块 每个模块中设置端口及内部变量，注意调用接口 子模块写好1位全加器 主模块中设定时钟上升沿控制

本科毕业设计论文

题 目 一位全加器版图设计与模拟

专业名称 电子科学与技术

学生姓名 张戡

指导教师 保慧琴

毕业时间 2014年6月

毕业 任务书

设计 论文

一、题目

一位全加器版图设计与模拟

二、指导思想和目的要求

对一位全加器的版图设计与模拟进行研究，从而对版图设计的重点、要点、难点进行分析掌握，同时对全加器工作原理有更深入的了解，为之后其他器件版图设计积累经验。了解一位全加器工作原理及运作特性，利用L-edit软件制作全加器原理电路图；学习L-edit软件操作与调试，阅读软件说明了解常用器件架构中各部最小尺寸与最小间隔；运用L-edit软件绘制一位全加器版图，使版图符合规范结构完整正确并对其进行仿真得到正确完整的仿真结果；最后对版图进行优化使得所绘版图为符合L-edit软件要求的最小版图器件并再次进行仿真得出结果总结心得。

三、主要技术指标

对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“

实验二 一位二进制全加器的文本设计

一、实验目的：

1、学习QuartusⅡ软件的使用，包括软件安装及基本的使用流程。 2、掌握用原理图输入法设计简单组合电路的方法和详细设计流程。 3、掌握原理图的层次化设计方法。 二、实验原理：

本实验要用原理图输入设计方法完成1位全加器的设计。1位全加器可以用两个半加器及一个或门连接构成，因此需要首先完成半加器的设计。采用原理图层次化的设计方法，按照课本4.5节介绍的方法用原理图输入法设计一个半加器，并将其封装成模块，然后在顶层调用半加器模块完成1位全加器的设计。 三、实验内容和步骤：

1、打开原理图编辑器，完成半加器的设计。 半加器原理图如下：

2、完成1位半加器的设计输入、目标器件选择、编译和仿真各步骤，详细过程见教材4.5节相关内容。

3、正确完成之后，选择“File”/“create/Update”/“Create Symbol file for current file”,将文件变成一个包装好的单一元件模块待调用。

4、调用1位半加器模块可画出以下1 位全加器：

5、保存并完全编译，进行仿真，给出仿真结果及分析。

仿真结果分析：上图中输入信号为ain、bin、cin,输出信号为sum,进位信号为

Verilog——八选一选择器

八选一选择器

一、

实验目的

编写一个八选一的选择器，并在verilog软件上进行仿真。 二、

代码

1、 源代码

（1）用数据流描述的八选一多路选择器模块，采用了逻辑方程

module mux8_to_1(out,i0,i1,i2,i3,i4,i5,i6,i7,s2,s1,s0); output out;

input i0,i1,i2,i3,i4,i5,i6,i7; input s2,s1,s0;

assign out=

s2?(s1?(s0?i7:i6):(s0?i5:i4)):(s1?(s0?i3:i2):(s0?i1:i0)); endmodule

（2）用数据流描述的八选一多路选择器模块，采用了条件操作语句

module mux8_to_1(out,i0,i1,i2,i3,i4,i5,i6,i7,s2,s1,s0); output out;

input i0,i1,i2,i3,i4,i5,i6,i7; input s2,s1,s0;

assign out=(~s2&~s1&~s0&i0)| (~s2&~s1&s0&i1)| (~s2&s1&~s0&i2

文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持. 一位凡夫向一位师父请教道：“师父，怎样才能创造奇迹呢?”师父回答道：“做事，认真做事，努力做事，坚持做事，就会创造奇迹。”

凡夫问道：“这是为什么?”师父回答道：“你现在为我烧火煮饭，等饭煮熟了，我就告诉你为什么。”

于是凡夫就为师父做饭，不久饭就煮熟了。

师父问道：“你刚才是怎样煮熟饭的呢?”凡夫回答道：“我就这样反复不断地添柴加火，顺其自然就煮熟饭了。”

师父说道：“你开始做饭的时候，是生米，你反复不断地添柴加火，就将生米煮成了熟饭，这难道不是一个奇迹吗?”凡夫恍然大悟道：“原来创造奇迹并不神秘呀!”

禅理感悟：做，认真做，努力做，坚持做，奇迹自然而生。

有个妈妈在厨房洗碗，她听到小孩在后院蹦蹦跳跳玩耍的声音，便对他喊道：「你在干嘛？」小孩回答：「我要跳到月球上！」你猜妈妈怎么说？她没有泼冷水，骂他「小孩子不要胡说」或「赶快进来洗干净」之类的话，而是说：「好，不要忘记回来喔！」这个小孩后来成为第一位登陆月球的人，他就是阿姆斯特朗。

「热忱」就是一种热情，一种对人的热情、对事情的热情、对学习的热情，还有对生命的热情。人的热忱如果被浇熄了，真是很可惜的事。

有时候我想去听音乐会，想邀朋友一起去，

实验1 原理图输入设计8位全加器

一、 实验目的：

熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。

二、 原理说明：

一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现。即将低位加法器的进位输出cout与其相邻的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照本章第一节介绍的方法来完成。

三、 实验内容：

1：完全按照本章第1节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真。

2：建立一个更高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。

四、 实验环境：

计算机、QuartusII软件。

五、 实验流程： 实验流程：

根据半加器工作原理，建立电路并仿真，并将元件封装。

↓

利用半加器构成一位全加器，建立电路并仿真，并将元件封装。 ↓

利用全加器构成8位全加器，并完成编译、综合、适配、仿真。 图1.1 实验

一位印度教徒，步行到喜马拉雅山的圣庙去朝圣。路途遥远，山路崎岖难行，他虽然携带很少行李，但沿途走来，还是举步维艰。他走走停停，不断遥望，希望目的地赶快出现在眼前。他看到前方一个小女孩，年纪不超过10岁，背着一个胖乎乎的小孩，也正缓慢地向前移动。她喘得很厉害，一直在流汗，可是双手还是紧紧呵护着背上的小孩。印度教徒经过小女孩的身边，同情地说：“我的孩子，你一定很疲倦，你背得那么重!”小女孩听了很不高兴地说：“你背的是重量，但我背的不是重量，是我弟弟。” 。”这是爱与责任的体现，生命的境界因此而得到提升。

卸下心中的“重量” 生命如舟，生命之舟载不动太多的物欲和虚荣，要想使之在抵达彼岸时不在路途搁浅或沉没，就必须轻载，只载取需要的东西，把那些应该放下的“重量”果断地放下。

卸下使人获得一种心灵的自由。“越放下，越自在”是一种顿悟后的豁然开朗;一种如释重负后的轻松如意;一种云开雾散后的阳光灿烂。还需要你心无挂碍，什么都看得开、放得下。需要你懂得珍惜现在，多些成熟，少些烦恼;多点深思熟虑，少点后悔遗憾。像文中的小女孩，如果你用世俗的眼光来看待所谓的“重量”就大错特错了。这就需要你在人生的追求中能多一份淡泊，少一份名利;多一份真情，少一份世俗。需要你抛弃

怎样做一位好丈夫

成为一名丈夫并不仅仅是多了一个妻子。要做到标题一样可能是一大挑战。但是想要做一个好丈夫，你可以做的事情却有很多。

1、和姻亲们做朋友。你和你的妻子结婚，但是她的家人常常会凑热闹。和他们相处的时候，尽量和蔼一些，努力一些，这样会让你的生活更加的容易。如果这样做很困难，咬紧牙关，减少接触的时间，但是你必须保证在这几个小时你可以微笑以对。

2、经常和妻子交流，记住她的喜好，在自己做决定的时候可能有帮助。在下班之后去喝点东西却不告诉她，这样看起来是无害的，但是如果她在家里等你，你却不告诉她你的打算，那么在家里等待你的将会是一个沮丧的妻子和一个狼狈的夜晚。你做的事不仅仅影响你自己，所以想想你的妻子吧！她会有什么样的感受？将她的需求放在首位。

3、和她平等的对话。了解她的想法和观点，就像朋友一样。

4、帮助你的妻子做家务，如果她需要你的帮助的时候，不要大惊小怪。如果你不能帮忙，那么就和她解释清楚原因。

5、如果你需要她的帮助，那么态度好一点。不要认为这是你的权利。你要求的越多，她可能会伸出援手的可能性越少。

6、在犯错之后，承认它。不要太骄傲，不好意思说对不起。一个不完美的丈夫让人更容易相处和原谅。

7、送她礼物，并且经常性表达一些有深度的评论，让她知