cmos实验

实验一 HSPICE实践

一、实验目的

1、熟悉电路仿真工具Hspice的基本语法及其使用方法。

2、会使用Hspice编写程序对简单RCL电路及双极型电路进行仿真。

3、结合MOS器件的工作原理，会使用Hspice编写程序查看MOS器件的各种特性曲线。

二、实验原理

在电学上MOS管作为一种电压控制的开关器件。当栅-源电压Vgs等于开启电压VT时，该器件开始导通。当栅—源间加一电压Vds以及Vgs=VT时，由于源-漏电压和栅-衬底电压而分别产生的电场水平起着使电子沟道向漏极运动的作用。随着源-漏电压的增加，沿沟道电阻的压降会改变沟道的形状。MOS管的这个行为特性如图1所示。在沟道源端，栅极电压在使沟道反型过程中全部有效；然而在沟道漏端，只有栅极和漏极间的电压差才是有效的。当有效栅电压（Vgs-VT）比漏极电压大时，随着Vgs的增加，沟道变得更深，这时沟道电流Ids既是栅极电压也是漏极电压的函数，习惯上称这个区域为“线性”区或“电阻”区，或“非饱和”区。如果Vgs大于Vds-VT；即，当Vgd

在源-漏电压和栅极电压固定的情况下，影响源极流向漏极（对于给定的衬底电阻率）的漏极电流Ids大小的因素有：

（1）源、漏之间的距离； （2）沟道宽度；

实验课1 MOS管特性分析

无说明情况下,实验采用课本32页给出的MODEL。

NMOS

LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1 TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11 MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8 PMOS

PHI=0.8 LEVEL=1 VT0=-0.8 GAMMA=0.4 NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2 TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11 MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8 一、实验内容和步骤

1. 执行示例中的仿真程序，给出仿真结果。并在NMOS的栅源电压为

北京邮电大学 模拟CMOS集成电路设计

实验报告

学院：电子工程学院 班级：2013211202

学号： 姓名:

指导老师：韩可

目录

实验一：共源级放大器性能分析 ................................................................................................... 4

1. 实验目的 ........................................................................................................................... 4 2. 实验内容 ........................................................................................................................... 4 3. 实验步骤 ....................................................................

上海电力学院

VLSI原理和设计报告

题目： CMOS反向器的版图设计 院系： 电子与信息工程学院 专业： 电子科学与技术 年级： 姓名：学号： 指导老师： 刘伟景

一、 实验目的

1、 2、 3、

熟悉virtuoso editing、LSW设计窗口及操作 熟练掌握设计快捷键的操作

培养CMOS数字集成电路设计中减小芯片面积的设计技巧和方法的能力

4、

认识版图数据文件

二、 实验设备

硬件环境：英特尔I5 PC机、SUN BLADE工作站 软件环境：solaris操作系统、Cadence集成电路设计软件

三、 实验内容

实验一 UNIX上机实验（１）

实验内容及步骤：

1．在主目录/home/student/stu231 或/home/student/stu231创建自己的子目录(姓名全拼)。

注意 ：以后的新建文件和目录全部都在子目录中进行。

2．对根目录进行详细列表并将结果存入自己的子目录下新文件lsl.log中，并用cat命令显示该文件内容，再用file命令查看该文件类型。

3.用cat命令将自己建立的lsl.log文件扩展3次形成一个新

CMOS设置，有时又称BIOS设置，也许大家觉得这里的设置比较神秘,那蓝色的禁区对于菜鸟来说一直都是个难以逾越的障碍.其实，在平时的操作过程中，我们也不是用得很多，只须掌握一些最常用的设置方法便可以，更多的功能会在你熟悉这些基本的操作之后一步一步地学会。今天我就带着大家一起来跨过这座大山,让你对它的设置不再一无所知。 第一步：

在开机时，屏幕上学有这样的提示——\SETUP\

方框中这行英文的意思是说“按Delete键进入CMOS设置”，我们在这时候按键盘上的\或数字小键盘上的“DEL”键，便可以进入CMOS设置界面。 第二步：

不同的电脑因主板不同可能有不同的CMOS界面，但总的也就是AWARD、AMI、Phoenix等几种。界面形式虽然不同，但是功能基本一样，所要设置的项目也差不多。这是AWARD的CMOS设置画面，是最常见的一种。其实你只要明白一种CMOS的设置方法，其它是就可以触类旁通了。它们的下面有很多个参数可以设置，大部分项本来就已经设置了正确的参数值，或者说很多先期对电脑的运行影响不太在，所以一般我们只要注意几个关键项就可以了。 设置CMOS时，只简单地做以下几步：

1、

CMOS门电路

以MOS（Metal-Oxide Semiconductor）管作为开关元件的门电路称为MOS门电路。由于MOS型集成门电路具有制造工艺简单、集成度高、功耗小以及抗干扰能力强等优点，因此它在数字集成电路产品中占据相当大的比例。与TTL门电路相比，MOS门电路的速度较低。

MOS门电路有三种类型：使用P沟道管的PMOS电路、使用N沟道管的NMOS电路和同时使用PMOS和NMOS管的CMOS电路。其中CMOS性能更优，因此CMOS门电路是应用较为普遍的逻辑电路之一。 1. CMOS非门

图3-16所示是一个N沟道增强型MOS管TN和一个P沟道增强型MOS管TP组成的CMOS非门。

图3-16 CMOS非门电路 图3-17 CMOS与非门电路

两管的栅极相连作为输入端，两管的漏极相连作为输出端。TN的源极接地，TP的源极接电源。为了保证电路正常工作，VDD需要大于TN管开启电压VTN和TP管开启电压VTP的绝对值的和，即UDD> UTN+ |UTP|。当Ui=0V时，TN截止，TP导通，Uo≈UDD为高电平；当Ui=UDD时，TN导通，TP截止，Uo≈0V为低电平。因此实现了非逻辑功能。

CMOS非门除了有较好的动态特性外，由于C

第二章：MOS器件物理

1．概念：

熟悉增强型NMOS管的工作原理，画出NMOS输出特性曲线并指出线性区和饱和区，NMOS漏电流随VGS的变化曲线，画出NMOS截止区，线性区和饱和区的实际物理结构图，NMOS工作在线性区，深线性区和饱和区的直流导通电阻。NMOS管的衬底效应，NMOS管的衬底效应阈值电压的计算公式；NMOS管的沟道调制效应；NMOS管考虑沟道调制效应时的输出电阻表达式。NMOS管的亚阈值效应，NMOS管在亚阈值区域的电流Id和Vgs的关系表达式。

当Vgs小于Vth时，NMOS管截止；当Vgs大于Vth时，在NMOS管漏极和源极间形成反型层，即导电沟道。这时在Vds的正向电压的作用下，NMOS管漏极和源极间有电流产生。当Vds

2．直流导通电阻：

⑴ 线性区的直流导通电阻（Vgs>Vth, Vds

Ron?Vds1? IdsKn2(Vgs?Vth)?Vds⑵ 深线性区的直流导通电阻（Vgs>Vth, Vds<<2(Vgs-Vth）:

Ron?Vds1? IdsKn2(Vgs?Vth)⑶ 饱和区的直流导通电阻 （Vgs>Vth, Vds≧Vgs-Vth）:

Ron?Vds1? IdsKn(Vgs?Vth)23．衬底效应：

1

由于

实验二 CMOS与非/或非门版图设计

一、实验目的

电路版图实现过程中源、漏共用方法、MOS管串联与并联的尺寸选择方法、L-edit软件的基本设定和集成电路工艺与版图的图层关系。

二、预习要求

1、根据性能和指标要求，明确设计要求和规则要求。 2、掌握L-edit编辑环境，设计与非门的版图

3、掌握t-sipice和w-edit仿真环境，完成版图反相器的仿真 4、掌握lvs环境变量 5、写出预习报告 三、与非门版图的设计方法

1、确定工艺规则。 2、绘制与非门版图。 3、加入工作电源进行分析 4、LVS比较 四、实验内容

完成CMOS与非门版图设计，CMOS与非门的原理图如下，要求在L-edit工具中画出一下电路元件，并且给出输入输出端口以及电源和地线。

画出上述晶体管对应的版图，并且要求画出的版图在电学上，物理几何上，以及功能一致性上正确，版图的设计参考样式如下：

五、版图规则/一致性检查

对所设计的版图进行DRC、ERC规则检查 对所设计的版图进行LVS一致性检查 六、后仿真与改进

对于设计的版图是否能够达到优异的性能，需要通过提取版图上的寄生参数，对含有版图寄生参数的电路进行仿真才能知道，很多时候版图上错误的走线，布图

CMOS制作的基本工艺的详细介绍,让刚入门的你对CMOS乃至集成电路的制作有一个系统的认识。

CMOS制作基本步骤

CMOS的制作步骤是需要经过一系列的复杂的化学和物理操作最终形成集成电路。而做为一名集成电路版图（ic layout）工程师，对于这个在半导体制造技术中具有代表性的CMOS工艺流程有个系统的了解是有很大帮助的。个人认为只有了解了工艺的版工才会在IC Layout的绘制中考虑到你所画的版图对流片产生的影响。

芯片制造厂（Fab）大概分为：扩散区，光刻区，刻蚀区，离子注入区，薄膜区和抛光区。扩散是针对高温工艺，光刻利用光刻胶在硅处表面刻印，刻蚀将光刻胶的图形复制在硅片上，离子注入对硅片掺杂，薄膜区淀积介质层和金属层，抛光主要是平坦化硅片的上表面。

简化的CMOS工艺由14个生产步骤组成：（1）双阱注入在硅片上生成N阱和P阱。（2）浅槽隔离用于隔离硅有源区。（3）通过生长栅氧化层、淀积多晶硅和刻印得到栅结构。（4）LDD注入形成源漏区的浅注入。（5）制作侧墙在随后的源、漏注入当中保护沟道。（6）中等能量的源、漏注入，形成的结深大于LDD的注入深度。（7）金属接触形成硅化物接触将金属钨和硅紧密结合在一起。

（8）局部互连形成晶体管和触点间的第一层

CMOS集成电路简述

摘 要：随着控制、通信、人机交互和网络互联等新型电子信息技术的不断发展，传统工业设备融合了大量最新的电子信息技术，它们一起构成了庞大而复杂的系统派生出大量新兴的电子信息技术电子应用需求。近年来，集成电路设计技术、集成电路制造技术等飞速发展，对现代科学与技术的发展起到了巨大的推动和促进作用。本文简述了集成电路理论，以及CMOS相关知识。

关键词：CMOS 集成电路 一、集成电路发展

自从1958年诺贝尔物理学奖获得者―美国德州仪器公司工程师 Jack Kilby发明世界上第一块集成电路以来，集成电路一直在改变人们的生活。作为电子信息产品的核心部件，集成电路通常被誉为现代电子信息产品的“芯”脏。近年间，伴随着民用家电、PC和手机等电子信息产品的大规模普及，集成电路产业得到了飞速发展。具体来说，全球集成电路产业结构经历了3次较为重大的变革。

1、首次变革：以加工制造为主导。变革初期，集成电路设计与制造产业只作为企业的附属部门而存在，

集成电路产品是为企业本身的电子系统产品而服务。此时，企业中对集成电路没有专业分工，企业所需掌握的集成电路技术十分全面，不但生产晶体管、集成电路，就连生产所需的设备都自