数电仿真输出端在哪找

1.设计一个4人抢答逻辑电路

设计要求：每个参赛者控制一个按钮，用按动按钮发出抢答信号；竞赛主持人另有一个按钮，用于将电路复位；竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其他3人在按动按钮对电路不起作用。写出设计步骤，画出逻辑图，并用multisim进行仿真。

2. 设计一个病床呼叫控制系统

设计要求：假设某医院有一、二、三、四号病房4间，每个房间设有呼叫按钮，同时护士值班室内对应地装有一号、二号、三号、四号4个指示灯，先要求当一号病房的按钮按下时，无论其他病房的按钮是否按下，只有一号灯亮，只有当护士处理了一号病房事故后，其他病房的呼叫才能响应。当一号病房的按钮没有按下而二号病房的按钮按下时，无论三、四号病房的按钮是否按下，只有二号灯亮。当一，二号病房的按钮都未按下而三号病房的按钮按下时，无论四号病房的按

钮是否按下，只有三号灯亮。只有在一、二、三号病房的按钮均未按

下而按下四号病房的按钮是，四号灯才亮。采用优先编码器和门电路设计电路。写出设计步骤，画出最简的逻辑电路图，并用multisim进行仿真。

数字电路仿真实验报告

实验一 组合逻辑电路设计与分析

1实验目的

（1） 学习掌握组合逻辑电路的特点；

（2） 利用逻辑转换仪对组合逻辑电路进行分析与设计。

2实验内容：

实验电路及步骤：

（1） 利用逻辑转换仪对逻辑电路进行分析：

按下图所示连接电路。

XLC1U1A74LS136DU2A74LS04DU1CA BU2C74LS04D74LS136DU1B74LS136DU2B74LS04D 图表 1 待分析的逻辑电路A

经分析得到真值表和表达式：

数字电路仿真实验报告

逻辑功能说明：

观察真值表，我们发现当四个输入变量A、B、C、D中1的个数为奇数是，输出为0；当四个变量中的个数为偶数时，输出为1.该电路是一个四位输入信号的奇偶校验电路。

（2） 根据要求利用逻辑转换仪进行逻辑电路的设计。

问题提出：有一火灾报警系统，设有烟感、温感、紫外线三种类型不同的火灾探测器。为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警信号，试设计报警控制信号的电路 在逻辑转换仪面板上根据下列分析出真值表如下图所示：由于探测器发出的火灾探测信号也只有两种可能，一种是高端平（1），表示有火灾报警；一种是低电平（0），

实验3.11 计数、译码和显示电路

一、实验目的：

1. 掌握二进制加减计数器的工作原理。

2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。

二、实验准备：

1.计数：

计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中触发器翻转的次序分类，可分为同步计数器和异步计数器；按计数器计数数字的增减分类，可分为加法计数器、减法计数器和可逆计数器等。 由JK触发器组成的十进制异步加法计数器如图3.11.1所示。 JcpKSdQ_QJcpKSdQ_QJQcp_KSdQJ1QJ2_cpQKSd＆＆进位HL图3.11.1 目前，各种类型的计数器已有专门的集成电路，例如CD4017，它是一片十进制计数/分频器，该器件具有10个译码输出端，每个译码输出通常处于低电平，且在时钟脉冲由低到高的转换过程中依次进入高电平，每个输出在高电平维持10个时钟周期中的1个时钟周期，输出10进入低电平后，进位输出由低转到高，并能与时钟允许端连成N级。表3.11.1为其功能表，图3.11.2是其管脚排列图。 表3.11.1： 时钟 时钟允许 复位 L × L × H L × × H ↑ L L ↓

1、 当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为

3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须加上拉电阻，以提高输出的搞电平值。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑

以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

//OC门电路必须加上拉电阻，以提高输出的搞电平值。

OC门电路要输出“1”时才需要加上拉电阻 不加

数字逻辑电路与系统

上机实验报告

实验一 组合逻辑电路的设计与仿真

学校： 哈尔滨工业大学 院系： 电信学院通信工程系 班级： 学号： 姓名：

哈尔滨工业大学

实验一 组合逻辑电路的设计与仿真

2.1 实验要求

本实验练习在Maxplus II环境下组合逻辑电路的设计与仿真，共包括5个子实验，要求如下：

节序 2.2 2.3 2.4 2.5 2.6 实验内容 三人表决电路实验 译码器实验 数据选择器实验 ‘101’序列检测电路实验 ‘1’的个数计算电路实验 要求 必做 必做 必做 必做 选做

1

2.2三人表决电路实验 2.2.1 实验目的

1. 熟悉MAXPLUS II原理图设计、波形仿真流程 2. 练习用门电路实现给定的组合逻辑函数

2.2.2 实验预习要求

1. 预习教材《第四章 组合逻辑电路》 2. 了解本次实验的目的、电路设计要求

2.2.3 实验原理

设计

找规律填数

教学目标

(一)使学生初步认识最简单的数列．

(二)教会学生通过观察、归纳、抽象出数列的规律，培养学生观察能力和抽象思维能力．

(三)使学生能用较完整的语言叙述数列的规律，培养学生的表达能力．

(四)在认识规律的同时，并能按规律填数，培养学生的推理能力．

(五)培养学生认真观察和爱动脑筋的好习惯．

教学重点和难点：

重点：学会找规律，按规律填数．

难点：培养学生观察能力，发现规律．

教学过程设计：

(一)复习准备

1．按要求数数．

(1)一个一个地数，从四十数到五十二．

(2)两个两个地数，从二数到二十．

(3)五个五个地数，从五数到五十．

(4)十个十个地数，从十数到一百．

2．在横线上填数．

(1)3连续加3，每次加得的和写在横线上．

(2)6连续加6，每次加得的和写在横线上．

(3)48连续减4，每次减得的差写在横线上．

(二)学习新课

1．谈话．

师：今天动物园里召开运动会，有7只小兔参加了一百米赛跑，它们参加比赛的号码是按一定规律排列的，可是教练员点名时，发现有两只小兔迟到了，这两只小兔子的号码各是多少呢？你们能猜出来吗？(此时学生十分兴奋，都想参与猜号码)今天我们就一起来认识数列的规律，学习按规律填数．

板书课题：找规律填数

2．教学例1．

(1)出示：1 4 7

一．实验目的

1.熟悉晶体管整流电路。

2.了解单相桥式整流滤波电路工作原理及各元器件所起的作用。

3.测试单相桥式整流、滤波、稳压电路各部分的输入和输出数值及波形。 4.掌握三端集成稳压器的应用电路。

二．设计内容

1）单相全波整流电路的测试

按如图所示的原理图接好电路，函数发生器产生幅值为9v，频率为1k赫兹的正弦波。单击仿真键进行仿真。用示波器观测单相全波整流时整流电路的输出波形，并用万用表的直流电压档测量出电压。记录表中。

单相全波整流电路原理图

其输出电压平均值的理论值为

Vo= VL=1/π∫√2vsinwtd(wt)=1/π∫√2vsin（2πft）*fdt=8.1v

2）整流滤波电路测试

按如图所示的原理图接好电路，函数发生器产生幅值为9v，频率为1k赫兹的正弦波。单击仿真键进行仿真。用示波器观测整流滤波电路的输出波形，并用万用表的直流电压档测量出电压。记录表中。

整流滤波电路测试原理图

电路中增加一个电容起到了滤波的作用。实验中为了得到比较平值的输出直流电压，C应该取得大一些，一般在几十微法到几千微法，而且要求RL也应取得大一些。一般要求

RLC>=（3—5）T/2

T为交流电源电压的周期‘

3）三端集成稳

模电习题 2.19仿真实验报告

学号： 姓名：

一、仿真实验目的

利用multisim分析第二章习题图P2.5所示电路中Rb、Rc和晶体管参数变化对Q点、

Au、Ri、Ro和Uom的影响。

二、仿真内容

1. 当Rc 5k 时，分别测量Rb=510kΩ和Rb=900kΩ时的UCEQ和Au。由于输出电压很小，

为1mV，输出电压不失真，故可从万用表直流电压（为平均值）档读出静态管压降UCEQ。从示波器可读出输出电压的峰值。

2. 当Rb 510k 时，分别测量Rc=5kΩ和Rc=2kΩ时的UCEQ和Au。

3.

当Rb 510k ，Rc 5k 时，分别测量β=80，和β=60时的UCEQ和Au。

三、仿真电路

晶体管采用虚拟晶体管，VCC 12V。

1、当Rc 5k ， Rb=510kΩ和Rb=900kΩ时电路图如下：

2、当Rb 510k ，Rc=5kΩ和Rc=2kΩ时电路图如下

3、当Rb 510k ，Rc 5k 时， =80，和 =60时的电路图如下

四、仿真结果

1、当Rc 5k ，Rb=510kΩ和Rb=900kΩ时的UCEQ和Au仿真结果如下表

表格 1 仿真数据

2、当Rb 510k 时，Rc=5kΩ和Rc=2kΩ时的UCEQ和Au仿真结果如下表

表格

2 仿真数据

实验一 门电路

一、实验目的

1. 掌握常见TTL集成门电路逻辑功能。 2. 掌握各种门电路的逻辑符号。

3. 了解集成电路的外引线排列及其使用方法。

二、实验原理

集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。目前已有门类齐全的集成门电路，例如“与门”，“或门”，“非门”，“与非门”等。虽然，中、大规模集成电路相继问世，但组成某一系统时，仍少不了各种门电路。因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。

TTL门电路

TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对学生实验论证，选用TTL电路比较合适。因此，本书大多采用74LS（或74）系列TTL集成电路。它的工作电源电压为5V正负0.5V。逻辑高电平1时>2.4V,低电平0时<0.4V。

图3-2-1为2输入“与门”，2输入“或门”，2输入4输入“与非门”和反相器的逻辑符号图。它们的型号分别是74LS08 2输入端四“与门”，74LS32 2输入端四“或门”，74LS00 2输入端四“与非门”，74LS20 4输入二“与非门”和74LS04 六反相器（反相器即“非门”

数电

1、逻辑函数L?AB?CD反函数为______________对偶函数为________________。 2、若逻辑函数E(A,B,C)??m(0,2,4,5,6,7)，F(A,B,C)??m(1,3,5,7)则E和F相与

的结果为_______________。

3、用4个74系列OC与非门的输出端并联，驱动4个74系列与非门的6个输入端，已知OC门高电平输出时漏电流IOZ=250uA,IOL(max)=16mA, VOH(min)=2.4V, VOL(max)=0.4V, 与非门参数为 IIH=40uA, IIL=1mA, Vcc=5V,试计算上拉电阻Rp的取值范围。

4、COMS门驱动TTL门时，如果不能满足IOL(max)?IIL(tota)l，常用的解决方法是：_________________，或者___________________，TTL门驱动COMS门时，如果不能满足

VOH(min)?VIH(min)，常用的解决方法是：_____________________。

5、试用74HC138译码器设计组合电路，当二进制数ABCD能被5整除时，输出L为1，否则为0.

6、用一片74HC138实