计算机组成原理寄存器实验总结

成绩：

计算机原理实验室实验报告

课 程 ： 计算机组成原理 姓 名 ： 李文周 专 业 ： 计算机科学与技术 学 号 ： 132054237 日 期 ： 2015.12

太原工业学院

计算机工程系

计算机原理实验室实验报告

实验二：寄存器实验

实验环境 PC机＋Win7＋74LS373＋proteus仿真器 一．实验内容 （1）基本内容 1.理解CPU运算器中寄存器的作用 2.设计并验证4位算数逻辑单元的功能 （2）扩展要求 1.实现更多的寄存器（至少8个） 实验日期 2015.12 1

计算机原理实验室实验报告 二．理论分析或算法分析 74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片。 74ls373工作原理简述: (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(

实验一 运算器实验

计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由 CPU 中的运算器来完成，运算器也称作算术逻辑部件 ALU。首先安排基本运算器实验，了解运算器的基本结构。

1.1实验目的

(1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。

1.2实验设备

PC机一台，Digilent Nexys 4TM开发板，Xilinx Vivado开发套件。

1.3实验原理

Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示：

开发板的通用I/O设备电路图

如上所示，Nexys4 DDR板 包括2个三色LED，16个滑动开关，6个按钮开关，16个单体LED和1个数字-8的七段显示器。为了防止粗心大意的短路（假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路）损害，按钮开关和滑动开关通过串联电阻连接到FPGA。5个按钮开关分派到1个“+”信号的配置是瞬时开关，在正常情况下，这些瞬时开关不用时产生低信号输出，被压时产生高信号输出。另一方面，“CPU RESET”红色按钮不用时产生高信号输出，被压时产生低信号输出。“CPU RESET”按钮常常在EDK（嵌入式开发

实验一 运算器实验

计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由 CPU 中的运算器来完成，运算器也称作算术逻辑部件 ALU。首先安排基本运算器实验，了解运算器的基本结构。

1.1实验目的

(1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。

1.2实验设备

PC机一台，Digilent Nexys 4TM开发板，Xilinx Vivado开发套件。

1.3实验原理

Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示：

开发板的通用I/O设备电路图

如上所示，Nexys4 DDR板 包括2个三色LED，16个滑动开关，6个按钮开关，16个单体LED和1个数字-8的七段显示器。为了防止粗心大意的短路（假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路）损害，按钮开关和滑动开关通过串联电阻连接到FPGA。5个按钮开关分派到1个“+”信号的配置是瞬时开关，在正常情况下，这些瞬时开关不用时产生低信号输出，被压时产生高信号输出。另一方面，“CPU RESET”红色按钮不用时产生高信号输出，被压时产生低信号输出。“CPU RESET”按钮常常在EDK（嵌入式开发

实验题目 运算器实验

一、算术逻辑运算器

1. 实验目的与要求：

1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。 2.掌握简单运算器的数据传送通道。

3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。 4.能够按给定数据，完成实验指定的算术/逻辑运算。 2. 实验方案：

（一）实验方法与步骤 1实验连线

按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误

后才接通电源。每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。

2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。 3 通过总线输出寄存器DR1和DR2的内容。 （二）测试结果

3. 实验结果和数据处理： 实验结果记录表： 练习一 B 练习二 选项 B J O DR1 AA FF 55 DR2 55 FF 01 S3 S2 S1 S0 逻辑运算 算术运算（M=0） (M=1、Cn任意) Cn=1(无进位) Cn=0(有进位) 0 0 0 1 F=（00000000） F=（11111111） F=（00000000）

计算机组成原理总结

第一章

计算机结构是对程序员可见的系统属性，这些特性对程序的运行逻辑有直接的影响。

计算机组织指计算机系统的各操作部件以及按照“计算机结构”的特性要求各部件的连接方式 冯.诺依曼计算机特征：1、计算机内信息（数据和控制信息）用二进制表示。2、计算机硬件由五大部分组成。3、计算机的工作原理：存储程序的工作原理.4. 指令由操作码和地址码组成.5.指令在存储器中按执行顺序存放,由PC指明要执行的指令所在的单元地址,一般按顺序递增,但可按运算结果或外界条件而改变.6.机器以运算器为中心. 总线按功能划分可分为CPU内部总线、局部总线、系统总线、外总线，按时序可分为同步总线和异步总线，按数据传送方式划分可分为并行总线和串行总线，按传送方向可分为单向总线和双向总线，按信息类型分为数据总线、地址总线、控制总线。 以CPU为中心的双总线结构：优点：总线上的负载不重，速度较高，缺点：增加了CPU的开销，降低了CPU的性能。

单总线结构：各部件通过一组总线相连，优点：简化操作，便于系统的扩展，CPU的效率提高了。缺点：对总线的速率要求高了，负担重，而且控制管理也更复杂了。

机器语言：有二进制代码表示的指令（操作码、地址码）组成

组成计算机

计算机组成原理解答题总结

1、将十进制真值(－127,－1,0,＋1,＋127)列表表示成二进制数及原码、反码、补码、移码值。

2、设x＝2010×0.11011011, y=-2100×0.10101100,

求x+y 。

1、0操作数检查（非0）

2、对阶：阶码对齐后才能加减。规则是阶码小的向阶码大的数对齐； 若△E＝0,表示两数阶码相等,即Eｘ＝Eｙ； 若△E>0,表示Eｘ>Eｙ； 若△E<0,表示Eｘ>Eｙ。

当Eｘ≠Eｙ时,要通过尾数的移动以改变Eｘ或Eｙ,使之相等。 [x]浮=00010, 0.11011011; [y]浮=00100, 1.01010100 阶差=[Ex]补-[Ey]补=00010-00100=11110 即阶差为-2，Mx右移两位，Ex加2。 [x]浮=00100, 0.00110110(11) 3、尾数相加

0. 0 0 1 1 0 1 1 0 (11) ＋ 1. 0 1 0 1 0 1 0 0

———————————————— 1. 1 0 0 0 1 0 1 0 (11)

4、结果规格化

? 规则：尾数右移1位，阶码加1；尾数左移1位，阶码减1。 ? 左规处理，结果为1.00010101(10)，阶码

曾国江—计算机组成原理实验报告

计算机组成原理课程实验报告

9.3 运算器组成实验

姓 名： 曾国江 学 号： 系 别： 计算机工程学院 班 级： 网络工程1班 指导老师： 完成时间： 评语：

得分：

- 1 -

曾国江—计算机组成原理实验报告

9.3运算器组成实验

一、实验目的

1．熟悉双端口通用寄存器堆的读写操作。 2．熟悉简单运算器的数据传送通路。 3．验证运算器74LS181的算术逻辑功能。 4．按给定数据，完成指定的算术、逻辑运算。

二、实验电路

数据显示灯DBUS7ALU-BUS#LDRiT3S3S2S1S0MCn+4F7F6F5F4CnF3F2F1F0Cn+4Cn三态门（244）DBUS0CCn#ALU（181）A7A6A5A4B7B6B5B4ALU（181）A3A2A1A0B3B2B1B0LDDR1T2DR1（273）LDDR2T

乘法器

实验目的

1、掌握乘法器以及booth乘法器的原理

实验步骤

1、 如果未安装ByteBlaster，参照实验一的配置文件的安装。 2、 连接JTAG和USB通信线，打开电源。

3、打开Quartus->tools->programmer，将booth_multiplier.sof下载到FPGA中。注意进行programmer时，应在program/configure下的方框中打勾，然后下载。

4、在实验台上通过模式开关选择FPGA独立调试模式010。

5、将短路子DZ3短接且短路子DZ4断开，使FPGA-CPU所需要的时钟使用正单脉冲时钟。

2.4、实验现象

本实验实现4位数的Booth乘法（有符号数乘法）。 输入输出规则对应如下：

1、输入的4位被乘数（multiplicand）md3～md0对应开关SD11～SD8。 2、输入的4位乘数（multiplier）mr3～mr0对应开关SD3～SD0。 3、按单脉冲按钮，输入脉冲，也即节拍。

4、乘积product（8位）p7~p0对应灯A8～A1，辅助位A0。 5、当计算结束时，final信号为1，对应灯R7。

如表2.5的booth算法举例

目 录

第1篇 概 述 ............................................................................................................................... ２ 第2篇 实验项目 ............................................................................................................................. 4

实验1 运算器算术逻辑运算 ................................................................................................ 4 实验2 运算器进位控制实验 ................................................................................................ 7 实验3 运算器移位控制实验 .......

计算机组成原理实验报告

——实验二 算术逻辑单元的设计与实现

专 业： 计算机科学与技术（师范） 姓 名： 学 号： 指导老师： 完成日期：

韩玉佳

113100001 6 王晶 4.13

一、 实验目的

1. 掌握算术逻辑单元的结构与实现

2. 进一步熟悉Logisim、ISE软件和VHDL硬件描述语言 3. 理解NEXYS3开发板上数码管显示原理

二、 实验内容

分别用logisim、VHDL硬件描述语言实现一个32位的ALU，并进行仿真测试。

三、 实验过程

1、 设计分析 2、 添加元件 3、 连线

4、 功能测试 5、 练习

四、 实验结果

序运算 号 1 2 3 4 5 6 A+B A+B A-B A-B B A and B 输入信号 A B 输出信号 Cin_add Cin_sub aluc zero over Alu_out 不用 AAAA5555 5555AAAA 0 000 0 0 ffffffff 不用 AAAA5555 5555AAAA 1 000 1 0 00000000 AAAA5555 5555AAAA 不