数电74LS161

Harbin Institute of Technology

设计说明书（论文）

课程名称：数字电子技术基础 设计题目：同步加法计数器设计 院 系：航天学院自动化 班 级：0804101 设 计 者：龚翔宇 学 号：1080410124 设计时间：2010.11

【问题重述】

试用同步加法计数器74LS161（或74LS160）和二4输入与非门74LS20构成百以内任意进制计数器，并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。

【设计思路】

同步加法计数器74LS161为16进制计数器，要设计一个60进制的计数器，用555定时器设计多谐振荡电路，为同步加法计数器74LS161提供时钟输入信号并且用LED数码管显示结果。

要用16进制的161计时器设计60进制的，必须将其改装为10进制的。将2个161联级，低位向高位进位6次，然后置零——即基本设计思路。

【基本元件】

1. 74LS161（两片）

2. 二4输入与非门74LS20（一片） 3. 55

摘 要

此次电子时钟的设计，是以同步加法计数器74LS161为基础的时序逻辑电路设计，其有较强的实际应用性。74LS161可以灵活的应用于各种数字电路的设计，实现各种功能。在本设计中，我使用74LS161的各种级联方式实现了多级多进制的计数并分级连接数码管，实现了电子时钟的功能。

关键词：数字时钟；计数器；级联；74LS161。

目 录

第1章 设计任务 .......................................... 2

1.1 内容及要求 ........................................ 2 1.2 用途 .............................................. 2 第2章 设计方案 .......................................... 2 2.1设计思路 .......................................... 2 2.2 设计方案及其论证 .................................. 3 2.3 元器件的选择 ...............................

摘 要

此次电子时钟的设计，是以同步加法计数器74LS161为基础的时序逻辑电路设计，其有较强的实际应用性。74LS161可以灵活的应用于各种数字电路的设计，实现各种功能。在本设计中，我使用74LS161的各种级联方式实现了多级多进制的计数并分级连接数码管，实现了电子时钟的功能。

关键词：数字时钟；计数器；级联；74LS161。

目 录

第1章 设计任务 .......................................... 2

1.1 内容及要求 ........................................ 2 1.2 用途 .............................................. 2 第2章 设计方案 .......................................... 2 2.1设计思路 .......................................... 2 2.2 设计方案及其论证 .................................. 3 2.3 元器件的选择 ...............................

哈尔滨工业大学

《数字电子技术基础》结课报告

题目：用2片74LS161实现224进制计数器

姓名：王倩倩

学号：1111120124 班级：1111201

1

用2片74LS161实现224进制的计数器

摘要：74LS161是集成4位二进制计数器，异步置零，同步置数，用两片74LS161最高可以实现256进制计数器，级联方法主要是同步并行和异步串行。本文介绍用两片74LS161实现224进制计数器，通过清零法和置数法改变其进制。用Multisim进行仿真，以波形及灯泡亮灭两种方式，显示计数器的计数过程、过渡状态形成清零或置数信号的过程，用四踪示波器以面板部分重叠显示方法同步显示时钟脉冲信号、清零或置数信号以及状态输出信号，分析了计数至最高位返回0的过渡态。

关键词：74LS161 224进制清零法置数法同步并行异步串行 正文：

74LS161是集成4位二进制加法计数器，其功能表如表1所示：

表174LS161功能表

74LS161是异步置零、同步置数，利用74LS161的预置数控制LD端或者清零端CR在计数循环过程跳过一些状态，可构成任意进制的计数器。用两片74LS161级联最高可以构成256进制的计数器，级联方式主要是同步并行和

学生实验报告

实验名称：用74LS161设计同步12进制计数器 学生姓名： 班级： 学号： 指导老师： 同组人： 成绩： 一、实验目的及要求: 1.实验目的： (1)熟悉利用QuartusⅡ的原理图输入方法设计组合电路。 (2)学会对实验板上的FPGA/CPLD进行编程下载。 (3)硬件验证自己的设计项目。 2.实验要求： (1)要求所设计的电路有三个输入端： ? en:使能端，高电平有效； ? clear:端，清零端，低电平有效（清零）； clk:脉冲输入端。 (2)五个输出端： ? q3--q0:计数状态端； ? cout:进位输出端，当计到十进制数12时，cout =1。 (3)要求对所设计的电路仿真。 (4)下载到实验板上。 二、实验原理： 计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。 按照计数器

实用文档之"74ls161引脚图与管脚功能表资料"

74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，：

<74ls161引脚图>

管脚图介绍：

时钟CP和四个数据输入端P0~P3

清零/MR

使能CEP，CET

置数PE

数据输出端Q0~Q3

以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET)

输入输出

C R CP L

D EP ET D3D2D1D0Q3 Q2Q1Q0

0 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 0

1 ↑ 0 Ф Ф d c b a d c b a

1 ↑ 1 0 Ф Ф Ф Ф Ф Q3 Q2Q1Q0

1 ↑ 1 Ф 0 Ф Ф Ф Ф Q3 Q2Q1Q0

<74LS161功能表>

从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=L D=EP=ET=“1”、CP脉冲上升沿作用后

使用74LS74芯片，14号管脚接在_____________孔。 74LS74芯片的异步置位端

和异步复位端

接高电平时可

以悬空吗？

A：可以

对于74LS192，当选用加法计数时，时钟脉冲应接到哪个引脚对于74LS161，当计数功能选 预考核题目 试题1、

驱动74LS161的时钟动作沿是____________

A：时钟上升沿 B：时钟下降沿

C：上升和下降沿都有效 D：上升沿和下降沿随机

试题2、

试题3、

A：1） B：2） C：3）

对于74LS192，当选用减法计数时，时钟脉冲应接到哪个引脚？

试题4、

对于74LS192，当选用加法计数时，时钟脉冲应接到哪个引脚？

A：能 B：不能

A：1） B：2） C：3）

D：4）

试题5、对于74LS192，第14引脚CR接什么电平时，计数器清零？

A：低电平 B：高电平 C：任意电平

择控制端为___________，计数器处于计数状态？ 预考核题目 试题1、

A：时钟上升沿 B：时钟下降沿 C：上升和下降沿都有效

D：上升沿和下降沿随机

你的答案：C 错 试题2、

使用74LS74芯片，14号管脚接在_____________孔。 74LS74芯片的异步置位端

和异步复位端

接高电平时可

以悬空吗？

A：可以

对于74LS192，当选用加法计数时，时钟脉冲应接到哪个引脚对于74LS161，当计数功能选 预考核题目 试题1、

驱动74LS161的时钟动作沿是____________

A：时钟上升沿 B：时钟下降沿

C：上升和下降沿都有效 D：上升沿和下降沿随机

试题2、

试题3、

A：1） B：2） C：3）

对于74LS192，当选用减法计数时，时钟脉冲应接到哪个引脚？

试题4、

对于74LS192，当选用加法计数时，时钟脉冲应接到哪个引脚？

A：能 B：不能

A：1） B：2） C：3）

D：4）

试题5、对于74LS192，第14引脚CR接什么电平时，计数器清零？

A：低电平 B：高电平 C：任意电平

择控制端为___________，计数器处于计数状态？ 预考核题目 试题1、

A：时钟上升沿 B：时钟下降沿 C：上升和下降沿都有效

D：上升沿和下降沿随机

你的答案：C 错 试题2、

介绍74系列芯片 给个评价就能下

系列芯片名称及解释( 74LS 系列芯片名称及解释(1) 74ls0074ls00-972009-07-09 13:01 型号 说明 74LS00 74LS01 74LS02 74LS03 74LS04 74ls05 74ls06 74ls07 74ls08 74ls09 74ls10 74ls11 74ls12 74ls13 74ls14 74ls15 74ls16 74ls17 74ls18 74ls19 74ls20 74ls21 74ls22 74ls23 74ls24 74ls25 74ls26 74ls27 2 输入四与非门 2 输入四与非门 (oc) 2 输入四或非门 2 输入四与非门 (oc) 六倒相器 六倒相器(oc) 六高压输出反相缓冲器/驱动器(oc,30v) 六高压输出缓冲器/驱动器(oc,30v) 2 输入四与门 2 输入四与门(oc) 3 输入三与非门 3 输入三与门 3 输入三与非门 (oc) 4 输入双与非门 (斯密特触发) 六倒相器(斯密特触发) 3 输入三与门 (oc) 六高压输出反相缓冲器/驱动器(oc,15v) 六高压输出缓冲器/驱动器(oc,15v) 4 输入双与非门

数电技术课程实践

班级：12电本 姓名：徐保霞

学号：201292150118

指导教师：崔用明

设计一个用74L161组成的14进加法计数器

一、 摘要:本设计主要是对四位二进制同步计数器

74L161（异步清除）的

同步预置控制端进行分析设计,使74LS161能克服触发器的工作速度的差异情况以及竞争冒险现象，实现了使同步预置信号能够持续足够长的时间，从而使74LS161能够从0000这一状态复位变为1101状态,成功得竞争结果，实现十四进制计数器的设计。

英文摘要：This design is mainly to four binary synchronous counter 74

L161 (asynchronous clearance) analyze the synchronous reset control end of the design, make a 74 ls161 can overcome the trigger the differences of working speed and competitive adventure phenomenon, has realized the synchr