数字秒表计时器设计

/*1.按下启动键，秒表计时；按下停止键，秒表暂停计时； 2.再按启动键，秒表接着计时；再按下停止键，秒表暂停计时； 3.再按下停止键，秒表清零；

4.清零后能够回显两次记录的秒数； 5.完成整体设计，交出完整的课设报告。 */

#include

#include #include #include

#define uchar unsigned char #define uint unsigned int

#define shuju P0 //LCD1602 P0输出显示数据 sbit wela=P2^7; //数码管位选锁存端 sbit dula=P2^6; //数码管段选锁存端 sbit key1 =P3^2; //启动命令 sbit key2 =P3^3; //停止命令 sbit key3 =P3^4; //清除键 sbit key4 =P3^5; // 空车

//********定义变量***************************** uchar flag; //标志位 uchar flag1; //标志位

计算机学院数字系统课程设计

第一章 系统概述

1.1 实验的目的与要求

1.1.1实验目的

1. 了解数字计时器的组成及工作原理； 2. 熟悉中规模集成电路的应用； 3. 掌握数字计时器的设计和实验；

4. 了解简单数字系统实验，调试及故障排除的方法。 1.1.2 实验要求

1. 根据设计任务要求，综合运用数字电子技术课程中所学到的理论知识与实践技能独立完成设计课题。

2. 根据课题参考书籍，通过独立思考，深入研究课程设计中遇到的问题，培养自己分析、解决问题的能力。

3. 进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。 4. 学会电子电路的连线安装和调试技能。

1.2 实验设计任务

1.2.1 设计任务内容

要求设计一个数字计时器，可以完成0分00秒-9分59秒的计时功能且及时准确，并在控制电路的作用下具有开机清零、快速校分、整点报时的功能。

1

计算机学院数字系统课程设计

第二章 数字计时器的设计过程

2.1 总体电路的草图与元件的选择

2.1.1 总体方案的设计草图

图 2.1

显示 显示 显示 整点报时 译码 译码 译码 分计数

课 程 设 计 说 明 书 课程名称： 《单片机技术》 设计题目： 电子秒表计时器 院（部）： 电子信息与电气工程学院 学生姓名： 学 号： 专业班级： 指导教师：

2013年5月17日

课 程 设 计 任 务 书

设计题目 学生姓名 所在院部 电子秒表计时器 电子信息与电气工程学院 专业、年级、班 设计要求：用AT89S52设计一个3位的LED数码作为“秒表”。 利用单片机的定时器、计数器定时和记数的原理，结合显示电路、LED数码管以及按键来设计计时器。将软、硬件有机的结合起来，使得系统能够正确的进行加计时，数码管能够正确的显示时间，显示时间为0.0-99.9秒，每0.1秒自动加1，另外设计一个“开始”键、一个“复位”键、一个“停止”键和一个翻页键。秒表可单独分别计时，且最多可计5次。 学生应完成的工作： 1、通过单片机原理课程设计，了解单片机应用系统的基本设计方法，设计步骤，熟悉和掌电路参数的计算。 2、设计多个方案，进行论证比较选出最优方案。 3、通过

基于LabVIEW的秒表设计

摘要

数字式秒表是一种常用的计时工具，广泛用于各种比赛以及各类实验测量中。随着生活节奏的加快，人们时间观念的加强，各种计时器已经成为人们日常生活中不可或缺的一部分，并且人们已经不能满足于单一的某一种功能了。而如何在秒表的基础上，根据人们生活的需要增加相应的功能以方便人们的生活，便成为秒表设计方面的重点。

我基于LabVIEW设计的的秒表，具有秒表计时器、倒计时器、节拍器、时钟和闹钟的功能。其具有界面美观，简单易用，功能强大，精确度高等特点。此秒表的所有功能均可以独立运行，互不干扰，具有很好的用户体验。 关键词：秒表，计时，LabVIEW

第 II 页

Stopwatch design based on LabVIEW

Abstract

Digital stopwatch is a commonly used tool for timing.It is widely used in various competitions and

FPGA实验项目

实验一、LED译码显示实验

实验目的：1、掌握QuartusII6.0等EDA工具软件的基本使用； 2、熟悉VHDL硬件描述语言编程及其调试方法；

3、学习用FPGA控制LED电路实现显示器设计。

实验内容：

本实验目标是利用FPGA逻辑资源，编程设计实现一个LED显示控制器。实验器材为EDA实验箱，FPGA芯片型号为EPF10K20RC208-4。电路设计采用VHDL硬件描述语言编程实现，开发软件为QuartusII6.0。 7段数码显示译码器基本原理

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。 现以驱动七段发光二极管的二-十进制译码器为例说明显示译码器的设计原理，如图1.1。

图1.1 7段数码显示译码器的原理示意图

7段显示译码器实际上是一种代码变换器，它是将4位二进制码转换成7位代码，燃亮LED显示器a、b、c、d、e、f、g七段中的对应段，显示出十进制数的字型。

表2.1 7段显示译码器真值表（以共阴极数码管为例）

在EDA实验箱中验证这个项目，可用数据开关表示输入，用LED数码管表示输出。 实验步骤：

1、 创建工程文件

先打开“我的电脑”，在E盘新建名为“f

FPGA实验项目

实验一、LED译码显示实验

实验目的：1、掌握QuartusII6.0等EDA工具软件的基本使用； 2、熟悉VHDL硬件描述语言编程及其调试方法；

3、学习用FPGA控制LED电路实现显示器设计。

实验内容：

本实验目标是利用FPGA逻辑资源，编程设计实现一个LED显示控制器。实验器材为EDA实验箱，FPGA芯片型号为EPF10K20RC208-4。电路设计采用VHDL硬件描述语言编程实现，开发软件为QuartusII6.0。 7段数码显示译码器基本原理

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。 现以驱动七段发光二极管的二-十进制译码器为例说明显示译码器的设计原理，如图1.1。

图1.1 7段数码显示译码器的原理示意图

7段显示译码器实际上是一种代码变换器，它是将4位二进制码转换成7位代码，燃亮LED显示器a、b、c、d、e、f、g七段中的对应段，显示出十进制数的字型。

表2.1 7段显示译码器真值表（以共阴极数码管为例）

在EDA实验箱中验证这个项目，可用数据开关表示输入，用LED数码管表示输出。 实验步骤：

1、 创建工程文件

先打开“我的电脑”，在E盘新建名为“f

XXXXXX学院

51单片机系统设计 课程设计报告

题 目：专业、班级： 学生姓名： 学 号： 指导教师： 分 数 :

[摘要]本设计是一个秒表计时器，采用51单片机实现。电路包括以下几部分：

单片机最小系统部分，数码管显示部分，摁键开关部分部分。电路选用共阴型4位数码管组成时钟显示电路；时钟的增减控制以及清零部分主要由轻触开关构成的摁键系统组成；信号接收和处理部分主要由单片机来执行。接通电源后，秒表计时器处于初始状态，4位数码管显示000.0。当摁下“开始”开关时，秒表开始计时，数码管显示当前状态的时间。当再次摁下开关时，数码管停止计时。摁下“清零”键后，系统重新回到初始状态。

[关键词] 单片机最小系统 秒表 计时 摁键控制

任务书

1、任务

设计一个秒表计时器，在51单片机的控制作用下，采用4个LED数码管显示时间，计时范围设置为00.0~60.0秒，即精确到0.1秒，用按键控制秒表的“开始”、“暂停”、“复位”，按“开始”按键，开

《篮球竞赛30秒定时器》课程设计

2010-11-12 14:42:15| 分类： 课程设计 | 标签： |字号大中小 订阅

《数字电子技术》课程设计报告

课题： 篮球竞赛30秒定时器

1．设计目的 2．设计要求

1、设计一个30秒计时电路，并具有时间显示的功能。 2、设置外部操作开关，控制计时器的直接清零、启动和暂停/连续计时。

3、要求计时电路递减计时，每隔1秒钟，计时器减1。

4、当计时器递减计时到零(即定时时间到)时，显示器上显示00，同时发出

光电报警信号。

3．总体设计

在篮球比赛中，规定了球员的持球时间不能超过30秒，否则就视为犯规。本课程设计的“篮球竞赛30秒定时器”，可用于篮球比赛中对球员持球时间作30秒时间限制。一旦球员的持球时间超过了30秒，它自动报警，从而判定此球

员犯规。

本设计主要能完成：显示30秒倒计时功能；系统设置外部操作开关，控制定时器的直接清零/启动和暂停/连续功能；在直接清零时，数码管显示器灭灯；定时器为30秒递减计时，其计时间隔为1秒；定时器递减计时到零时，数码管显示器不灭灯，同时发出光电报警信号等。同时本课程设计是脉冲数字电路的简

单应用，设计了篮球竞赛30秒定时器。此定时器功能

24小时计时器设计

摘 要：使用硬件描述语言VHDL进行编程，设计六十进制和二十四进制计数器，利

用原理图输入设计方法，使用两片六十进制计数器和一片二十四进制计数器，设计出了一个24小时计时器系统。使用QuartusII软件进行编译，时序仿真，来验证该系统的正确性。整个系统设计简单，使用方便，具有24小时计时显示功能，可以分别对时，分，秒进行校正。

关键词：VHDL 计数器 24小时计时器

目 录

1.设计背景 ............................................................................................................ 1 2.设计方案 ............................................................................................................ 1 2.1.六十进制计数器设计 ....................................................................

24小时计时器设计

摘 要：使用硬件描述语言VHDL进行编程，设计六十进制和二十四进制计数器，利

用原理图输入设计方法，使用两片六十进制计数器和一片二十四进制计数器，设计出了一个24小时计时器系统。使用QuartusII软件进行编译，时序仿真，来验证该系统的正确性。整个系统设计简单，使用方便，具有24小时计时显示功能，可以分别对时，分，秒进行校正。

关键词：VHDL 计数器 24小时计时器

目 录

1.设计背景 ............................................................................................................ 1 2.设计方案 ............................................................................................................ 1 2.1.六十进制计数器设计 ....................................................................