半导体金属蚀刻工艺方法技术

簡介

在積體電路製造過程中，常需要在晶圓上定義出極細微尺寸的圖案(Pattern)，這些圖案主要的形成方式，乃是藉由蝕刻(Etching)技術，將微影

(Micro-lithography)後所產生的光阻圖案忠實地轉印至光阻下的材質上，以形成積體電路的複雜架構。因此蝕刻技術在半導體製造過程中佔有極重要的地位。 廣義而言，所謂的蝕刻技術，包含了將材質整面均勻移除及圖案選擇性部份去除的技術。而其中大略可分為濕式蝕刻(Wet Etching)與乾式蝕刻(Dry Etching)兩種技術。

早期半導體製程中所採用的蝕刻方式為濕式蝕刻，即利用特定的化學溶液將待蝕刻薄膜未被光阻覆蓋的部分分解，並轉成可溶於此溶液的化合物後加以排除，而達到蝕刻的目的。濕式蝕刻的進行主要是藉由溶液與待蝕刻材質間的化學反應，因此可藉由調配與選取適當的化學溶液，得到所需的蝕刻速率(Etching Rate)，以及待蝕刻材料與光阻及下層材質良好的蝕刻選擇比(Selectivity)。 然而，隨著積體電路中的元件尺寸越做越小，由於化學反應沒有方向性，因而濕式蝕刻是等向性(Isotropic)的，此時，當蝕刻溶液做縱向蝕刻時，側向的蝕刻將同時發生，進而造成底切(Undercut)現象，

簡介

在積體電路製造過程中，常需要在晶圓上定義出極細微尺寸的圖案(Pattern)，這些圖案主要的形成方式，乃是藉由蝕刻(Etching)技術，將微影

(Micro-lithography)後所產生的光阻圖案忠實地轉印至光阻下的材質上，以形成積體電路的複雜架構。因此蝕刻技術在半導體製造過程中佔有極重要的地位。 廣義而言，所謂的蝕刻技術，包含了將材質整面均勻移除及圖案選擇性部份去除的技術。而其中大略可分為濕式蝕刻(Wet Etching)與乾式蝕刻(Dry Etching)兩種技術。

早期半導體製程中所採用的蝕刻方式為濕式蝕刻，即利用特定的化學溶液將待蝕刻薄膜未被光阻覆蓋的部分分解，並轉成可溶於此溶液的化合物後加以排除，而達到蝕刻的目的。濕式蝕刻的進行主要是藉由溶液與待蝕刻材質間的化學反應，因此可藉由調配與選取適當的化學溶液，得到所需的蝕刻速率(Etching Rate)，以及待蝕刻材料與光阻及下層材質良好的蝕刻選擇比(Selectivity)。 然而，隨著積體電路中的元件尺寸越做越小，由於化學反應沒有方向性，因而濕式蝕刻是等向性(Isotropic)的，此時，當蝕刻溶液做縱向蝕刻時，側向的蝕刻將同時發生，進而造成底切(Undercut)現象，

第八章 金属/半导体接触和MESFET

自从Lilienfeld和Heil在1930年提出场效应晶体管（FET）的概念起，直到20世纪50年代半导体材料工艺发展到一定水平后才做出了可以实际工作的器件。所谓场效应就是利用电场来调制材料的电导能力，从而实现器件功能。除了前面讨论过的MOS、MNOS、MAOS、MFS等都属于场效应器件外,还发展了结型场效应管(J-FET), 肖特基势垒栅场效应管（MES FET）等。本章从金属与半导体接触出发，讨论MES FET的结构和工作原理。

8.1. 肖特基势垒和欧姆接触 8.1.1. 肖特基势垒

当金属和半导体接触时，由于金属的功函数与半导体的功函数不同，在接触的界面处存在接触电势差，就会形成势垒，通常称为肖特基势垒。下面以金属与n型半导体接触为例来讨论肖特基势垒的特性。

(1) 理想情况：假定接触处的半导体表面不存在表面态，图8.1(a)是金属与半导体接触前的能带图(非平衡条件下，其中qφm和qφ

S

分别为金属和半导体的功

1

图8.1

函数，qχ为半导体的电子亲和（势）能。功函数定义为将一个电子从Fermi能级移到材料外面（真空能级）所需要的能量，电子亲和能是将一个电子从导带底移到真空能

第八章 金属/半导体接触和MESFET

自从Lilienfeld和Heil在1930年提出场效应晶体管（FET）的概念起，直到20世纪50年代半导体材料工艺发展到一定水平后才做出了可以实际工作的器件。所谓场效应就是利用电场来调制材料的电导能力，从而实现器件功能。除了前面讨论过的MOS、MNOS、MAOS、MFS等都属于场效应器件外,还发展了结型场效应管(J-FET), 肖特基势垒栅场效应管（MES FET）等。本章从金属与半导体接触出发，讨论MES FET的结构和工作原理。

8.1. 肖特基势垒和欧姆接触 8.1.1. 肖特基势垒

当金属和半导体接触时，由于金属的功函数与半导体的功函数不同，在接触的界面处存在接触电势差，就会形成势垒，通常称为肖特基势垒。下面以金属与n型半导体接触为例来讨论肖特基势垒的特性。

(1) 理想情况：假定接触处的半导体表面不存在表面态，图8.1(a)是金属与半导体接触前的能带图(非平衡条件下，其中qφm和qφ

S

分别为金属和半导体的功

1

图8.1

函数，qχ为半导体的电子亲和（势）能。功函数定义为将一个电子从Fermi能级移到材料外面（真空能级）所需要的能量，电子亲和能是将一个电子从导带底移到真空能

半导体制造工艺期中复习重点

第一章 绪论

1. 集成电路：通过一系列特定的平面制造工艺，将晶体管、二极管等有源器件和电阻、电

容等无源元件，按照一定的的电路互连关系，“集成”在一块半导体单晶片上，并封装在一个保护壳内，能执行特定功能的复杂电子系统。（P1）

2. 半导体工艺实质：重复清洗、氧化、化学气相淀积、金属化、光刻、刻蚀、掺杂和平坦

化。（P1）

3. 集成电路电阻的结构：金属膜电阻、掺杂的多晶硅电阻、杂质扩散到衬底的特定区域电

阻。（P3）

4. 集成电路的电容结构：（平面型电容）金属膜电容、掺杂的多晶硅电容、杂质扩散到衬

底的特定区域电容。（P4）

5. 半导体集成电路制造：硅片（晶圆）的制备、掩膜版的制作、硅片的制造及元器件的封

装。（P11）图1-20

6. 集成电路发展趋势：a提高芯片性能b提高芯片的可靠性c降低芯片的成本（P13） 7. 特征尺寸:l构成芯片的物理尺寸特征，也是电路的几何尺寸。硅片上的最小特征尺寸被

称为关键尺寸活CD。（CD代表了制造商制造水平的高低和制造能力的大小。P14） 8. 集成电路和各种半导体制造材料：硅、锗、砷化镓等单晶体（P14）

9. 一个给定的电阻率，N型掺杂的浓度地低于P型的浓度，是因为移动的一个电

半导体制造工艺实验

姓名：章叶满 班级：电子1001 学号：10214021

一、氧化 E3:25.1:1.

go athena

#TITLE: Oxide Profile Evolution Example

# Substrate mesh definition line y loc=0 spac=0.05 line y loc=0.6 spac=0.2 line y loc=1

line x loc=-1 spac=0.2 line x loc=-0.2 spac=0.05 line x loc=0 spac=0.05 line x loc=1 spac=0.2

init orient=100

# Anisotropic silicon etch

etch silicon left p1.x=-0.218 p1.y=0.3 p2.x=0 p2.y=0

# Pad oxide and nitride mask deposit oxide thick=0.02 div=1 deposit nitride thick=0.1 div=1 etch nitrid

芯片制造-半导体工艺教程

芯片制造-半导体工艺教程 Microchip Fabrication

----A Practical Guide to Semicondutor Processing

目录:

第一章:半导体工业[1] [2] [3]

第二章:半导体材料和工艺化学品[1] [2] [3]

第三章:晶圆制备[1] [2] [3]

第四章:芯片制造概述[1] [2] [3]

第五章:污染控制[1] [2] [3] [4] [5] [6]

第六章:工艺良品率[1] [2]

第七章:氧化

第八章:基本光刻工艺流程-从表面准备到曝光

第九章:基本光刻工艺流程-从曝光到最终检验

第十章:高级光刻工艺

第十一章:掺杂

第十二章:淀积

第十三章:金属淀积

第十四章:工艺和器件评估

第十五章:晶圆加工中的商务因素

第十六章:半导体器件和集成电路的形成

第十七章:集成电路的类型

第十八章:封装

附录:术语表

[4] [5] 1

芯片制造-半导体工艺教程

#1 第一章 半导体工业--1

芯片制造-半导体工艺教程 点击查看 章节目

芯片制造-半导体工艺教程

芯片制造-半导体工艺教程 Microchip Fabrication

----A Practical Guide to Semicondutor Processing

目录:

第一章:半导体工业[1] [2] [3]

第二章:半导体材料和工艺化学品[1] [2] [3]

第三章:晶圆制备[1] [2] [3]

第四章:芯片制造概述[1] [2] [3]

第五章:污染控制[1] [2] [3] [4] [5] [6]

第六章:工艺良品率[1] [2]

第七章:氧化

第八章:基本光刻工艺流程-从表面准备到曝光

第九章:基本光刻工艺流程-从曝光到最终检验

第十章:高级光刻工艺

第十一章:掺杂

第十二章:淀积

第十三章:金属淀积

第十四章:工艺和器件评估

第十五章:晶圆加工中的商务因素

第十六章:半导体器件和集成电路的形成

第十七章:集成电路的类型

第十八章:封装

附录:术语表

[4] [5] 1

芯片制造-半导体工艺教程

#1 第一章 半导体工业--1

芯片制造-半导体工艺教程 点击查看 章节目

常用术语翻译

active region 有源区 2.active component有源器件 3.Anneal退火

4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL（生产线）后端工序 6.BiCMOS双极CMOS

7.bonding wire 焊线，引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度

10.chemical vapor deposition (CVD) 化学气相淀积

11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散

15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅

21.IC reliability 集成电路可靠性

22.interlayer dielectric 层间介质（ILD） 23.io

常用术语翻译

active region 有源区 2.active component有源器件 3.Anneal退火

4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL（生产线）后端工序 6.BiCMOS双极CMOS

7.bonding wire 焊线，引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度

10.chemical vapor deposition (CVD) 化学气相淀积

11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散

15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅

21.IC reliability 集成电路可靠性

22.interlayer dielectric 层间介质（ILD） 23.io