微机原理第五章课后答案

第五章 数字量输入输出

第五章 数字量输入输出

题5-1 什么叫I/O端口？典型的I/O接口包括哪几类I/O端口？

答：对于可编程的通用接口芯片，其内部往往有多个可寻址读写的寄存器，称之为端口。端口有宽度，一般以字节为单位来组织。端口有自己的地址（端口地址），CPU用地址对每个端口进行读写操作。主机和外设之间的信息交换都是通过操作接口电路的I/O端口来实现的。 根据端口接收和输出的信息不同，可将端口分为三类：数据端口、状态端口和控制端口。

题5-2 计算机I/O端口编址有几种不同方式？简述各自的主要优缺点。

答：在微型计算机系统中常用两种I/O编址方式：存储器映像编址和I/O端口单独编址。 存储器映像编址的优点是：无须专用的I/O指令及专用的I/O控制信号也能完成；且由于CPU对存储器数据的处理指令非常丰富，现可全部用于I/O操作，使I/O的功能更加灵活。 I/O单独编址的优点是：I/O端口分别编址，各自都有完整的地址空间；因为I/O地址一般都小于存储器地址，所以I/O指令可以比存储器访问指令更短小，执行起来更快；而且专用的I/O指令在程序清单中，使I/O操作非常明晰。

题5-3 用简洁的语言叙述直接存储器访问（DMA）方式的本质

5.5 设有一个具有13位地址和8位字长的存储器，试问： （1） 存储器能存储多少字节的信息？ （2） 如果存储器由1K*4位RAM芯片组成，共计需要多少片？ （3） 需要用哪几位高位地址作片选译码来产生芯片选择信号？ 答：（1）存储器能存储8K字节的信息。

（2）如果存储器由1K*4位RAM芯片组成，共计需要8KB/1K*4=16片。

（3）对8088来说，2片存储器组成1组，共8组，片内地址线A0-A9,A10-A12作为3-8译码器的输入作片选译码，其输出Y0--Y7作为8组存储器的片选线。

(3-2) 对8086来说，4片存储器组成1组，共4组，片内地址线A1-A10,； 另外A0,BHE选择高低位库，A11-A13作为3-8译码器的输入作片选译码，其输出Y0—Y3作为4组存储器的片选线。 5．6下列RAM各需要多少条地址线进行寻址？多少条数据I/O线？

RAM芯片 地址线条数 数据I/O线条数

（1） 512×4 9 4 （2） 1K×4 10 4 （3） 1K×8

5.5 设有一个具有13位地址和8位字长的存储器，试问： （1） 存储器能存储多少字节的信息？ （2） 如果存储器由1K*4位RAM芯片组成，共计需要多少片？ （3） 需要用哪几位高位地址作片选译码来产生芯片选择信号？ 答：（1）存储器能存储8K字节的信息。

（2）如果存储器由1K*4位RAM芯片组成，共计需要8KB/1K*4=16片。

（3）对8088来说，2片存储器组成1组，共8组，片内地址线A0-A9,A10-A12作为3-8译码器的输入作片选译码，其输出Y0--Y7作为8组存储器的片选线。

(3-2) 对8086来说，4片存储器组成1组，共4组，片内地址线A1-A10,； 另外A0,BHE选择高低位库，A11-A13作为3-8译码器的输入作片选译码，其输出Y0—Y3作为4组存储器的片选线。 5．6下列RAM各需要多少条地址线进行寻址？多少条数据I/O线？

RAM芯片 地址线条数 数据I/O线条数

（1） 512×4 9 4 （2） 1K×4 10 4 （3） 1K×8

《微机原理与接口技术》第五章作业

一、作业 P180

2、5、7、8、9、10

2、半导体储存器的主要性能指标有哪些？ 1、存储容量 2、存取速度 3、可靠性 4、功耗

5、储存器芯片的片选信号的产生有哪几种方法？各有什么特点？

1、线选法：用除片内寻址外的高位地址线不经过译码，直接分别接至各个存储芯片的片选端来区别各芯片的地址

优点：连接简单，无需专门的译码电路

缺点：不能充分利用系统的存储器空间，地址空间浪费大。

2、部分译码法：只对高位地址线中某几位地址经译码器译码

优点：高位地址的部分地址线经过译码产生片选信号。 缺点：存在地址重叠现象。

3、全译码法：存储芯片内寻址以外的系统的全部高位地址线都参与译码产生片选信号。、

优点：芯片的地址范围不仅是唯一确定的，而且是连续的。 缺点：译码电路较复杂，连线也较多

7、若用1024*1b的RAM 芯片组成16K*8b的存储器, 需要多少芯片? 在地址线中有多少位参与片内寻址? 多少位用做芯片组选择信号?（设系统地址总线为16位） 1024K*1b=1K*1b 1K*8b/1K*1b=8 16K*8b/1K*8b=16 8*16=128 需要128片；

1024=2^1

《微机原理与接口技术》第五章作业

一、作业 P180

2、5、7、8、9、10

2、半导体储存器的主要性能指标有哪些？ 1、存储容量 2、存取速度 3、可靠性 4、功耗

5、储存器芯片的片选信号的产生有哪几种方法？各有什么特点？

1、线选法：用除片内寻址外的高位地址线不经过译码，直接分别接至各个存储芯片的片选端来区别各芯片的地址

优点：连接简单，无需专门的译码电路

缺点：不能充分利用系统的存储器空间，地址空间浪费大。

2、部分译码法：只对高位地址线中某几位地址经译码器译码

优点：高位地址的部分地址线经过译码产生片选信号。 缺点：存在地址重叠现象。

3、全译码法：存储芯片内寻址以外的系统的全部高位地址线都参与译码产生片选信号。、

优点：芯片的地址范围不仅是唯一确定的，而且是连续的。 缺点：译码电路较复杂，连线也较多

7、若用1024*1b的RAM 芯片组成16K*8b的存储器, 需要多少芯片? 在地址线中有多少位参与片内寻址? 多少位用做芯片组选择信号?（设系统地址总线为16位） 1024K*1b=1K*1b 1K*8b/1K*1b=8 16K*8b/1K*8b=16 8*16=128 需要128片；

1024=2^1

第5章 自顶向下语法分析方法

第1题

对文法G[S] S→a||(T)∧ T→T,S|S

(1) 给出(a,(a,a))和(((a,a),,(a)),a)∧的最左推导。

(2) 对文法G，进行改写，然后对每个非终结符写出不带回溯的递归子程序。 (3) 经改写后的文法是否是LL(1)的?给出它的预测分析表。

(4) 给出输入串(a,a)#的分析过程，并说明该串是否为G的句子。 答案：

也可由预测分析表中无多重入口判定文法是LL(1)的。

可见输入串（a,a）#是文法的句子。 第3题

已知文法G[S]： S→MH|a H→LSo|ε K→dML|ε L→eHf M→K|bLM

判断G是否是LL(1)文法，如果是，构造LL(1)分析表。

第7题

对于一个文法若消除了左递归，提取了左公共因子后是否一定为LL(1)文法?试对下面文法进行改写，并对改写后的文法进行判断。

(１)A→baB|ε

B→Abb|a (2) A→aABe|a B→Bb|d (3) S→Aa|b A→SB B→ab 答案：

(１)先改写文法为：

0) A→baB 1) A→ε 2) B→baBbb 3) B→bb 4)

5.10 假设对指令Cache的访问占全部访问的75%；而对数据Cache的访问占全部访问的25%。Cache的命中时间为1个时钟周期，失效开销为50 个时钟周期，在混合Cache中一次load或store操作访问Cache的命中时间都要增加一个时钟周期，32KB的指令Cache的失效率为0.39%，32KB的数据Cache的失效率为4.82%，64KB的混合Cache的失效率为1.35%。又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。试问指令Cache和数据Cache容量均为32KB的分离Cache和容量为64KB的混合Cache相比，哪种Cache的失效率更低？两种情况下平均访存时间各是多少？

解：（1）根据题意，约75%的访存为取指令。 因此，分离Cache的总体失效率为：（75%×0.15%）＋（25%×3.77%）＝1.055%； 容量为128KB的混合Cache的失效率略低一些，只有0.95%。 （2）平均访存时间公式可以分为指令访问和数据访问两部分：

平均访存时间＝指令所占的百分比×（读命中时间＋读失效率×失效开销）＋ 数据所占的百分比×（数据命中时间

精品好文档，推荐学习交流

《微机原理与接口技术》第五章作业

一、作业

P180

2、5、7、8、9、10

2、半导体储存器的主要性能指标有哪些？

1、存储容量

2、存取速度

3、可靠性

4、功耗

5、储存器芯片的片选信号的产生有哪几种方法？各有什么特点？

1、线选法：用除片内寻址外的高位地址线不经过译码，直接分别接至各个存储芯片的片选端来区别各芯片的地址

优点：连接简单，无需专门的译码电路

缺点：不能充分利用系统的存储器空间，地址空间浪费大。

2、部分译码法：只对高位地址线中某几位地址经译码器译码

优点：高位地址的部分地址线经过译码产生片选信号。

缺点：存在地址重叠现象。

3、全译码法：存储芯片内寻址以外的系统的全部高位地址线都参与译码产生片选信号。、

优点：芯片的地址范围不仅是唯一确定的，而且是连续的。

缺点：译码电路较复杂，连线也较多

7、若用1024*1b的RAM 芯片组成16K*8b的存储器, 需要多少芯片? 在地址线中有多少位参与片内寻址? 多少位用做芯片组选择信号?（设系统地址总线为16位）

1024K*1b=1K*1b

1K*8b/1K*1b=8

16K*8b/1K*8b=16

8*16=128

需要128片；

1024=2^10,需要10位参与片内寻址

16=2^4, 需要4位做

第五章 8088的总线操作和时序

本章内容主要介绍8088执行指令的三种周期，以及它们之间的区别和相互联系，在此基础上结合 8088芯片引脚信号的功能分别介绍最小、最大组态下三总线信号在这些典型的总线周期中出现的时间关系。

5.1重点与难点

本章的学习重点包括8088芯片外部的三总线结构，最大组态与最小组态的基本配置，总线控制器8288在最大组态配置中的作用，在最大组态系统或最小组态系统中的时序配合问题。

3.1.1 8088的工作周期

在微型机系统中，CPU的操作都是在系统主时钟CLK的控制下按节拍有序进行的。CPU执行一条指令的时间（包括取指令、指令译码和执行该指令所需的全部时间）称为一个指令周期。把通过外系统总线对存储器或I／O端口进行一次读／写操作的过程称为总线周期，T状态就是CLK时钟周期。一个指令周期由若干个总线周期组成。每个总线周期通常包含4个T状态，即Tl、T2、T3、T4。在T1状态，CPU往地址/数据复用总线（AD7～0）和地址/状态复用总线（A19～16/S6～3）上发地址信息。在T2状态, 从地址/数据总线和地址/状态总线上撤消地址信息,并使地址/数据总线成为高阻态,为传送数据信息作准备。与此同时, 从地址/状态总线的输出4位

第五章

5-1已知单位负反馈系统的开环传递函数为10()1

G s s =+，系统的给定信号如下 （1）1()sin(30)r t t =+ （2）2()2cos(245)r t t =-

（3）3()sin(30)2cos(245)r t t t =+-- 求系统的稳态输出。 解：闭环传递函数为()10()1()11

G s s G s s Φ==++ 闭环频率特性为221011010()11121121j j j ωωωωωΦ=

=-+++

()j ωΦ=()arctan 11j ω?ω=-

（1） 当()sin(30)r t t =+时

频率1ω=，输入幅值

011,()()arctan 11r j j ?=Φ=

=- 则系统的稳态输出为：051221()sin[30()]sin[30arctan ]6111

ss C r j t j t ?=Φ++=+- （2） 当()2cos(245)r t t =-时 频率2ω=，输入幅值

022,(2)(2)arctan 11

r j j ?=Φ=

=- 则系统的稳态输出为：0452(2)cos[245(2)]cos[245arctan ]511

ss C r j t j t ?=Φ-+=