74ls192倒计时计数器

《电子设计基础》

课程报告

设计题目： 学生班级： 学生学号： 学生姓名： 指导教师： 时 间：

4/7进制计数器设计

通信0902

20095972

2011. 6．24

西南科技大学

信息工程学院

一. 设计题目及要求

1、题目：4/7进制计数器设计：采用74LS192（40192）。 2、要求：a、数码管显示状态。

b、用开关切换两种进制。 c、计数脉冲由外部提供。

二. 题目分析与方案选择

由题目及其要求分析可知，首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

通过分析74LS192和40192的特点，发现可以使用清零法来设计一个4进制计数器，而7进制则不能直接通过置数或者清零获得。因此我选择采用置数法将74LS192或40192设计的从0到7的8进制计数器改装为从1到7的计数器，然后再通过一个减法器使从1到7的计数器变为从0到6的7进制计数器。而减法器可以使用集成加法器和四个异或门来实现。

三. 主要元器件介绍

在本课程设计中，主要用到了74LS192计数器、74

《电子设计基础》

课程报告

设计题目： 学生班级： 学生学号： 学生姓名： 指导教师： 时 间：

4/7进制计数器设计

通信0902

20095972

2011. 6．24

西南科技大学

信息工程学院

一. 设计题目及要求

1、题目：4/7进制计数器设计：采用74LS192（40192）。 2、要求：a、数码管显示状态。

b、用开关切换两种进制。 c、计数脉冲由外部提供。

二. 题目分析与方案选择

由题目及其要求分析可知，首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

通过分析74LS192和40192的特点，发现可以使用清零法来设计一个4进制计数器，而7进制则不能直接通过置数或者清零获得。因此我选择采用置数法将74LS192或40192设计的从0到7的8进制计数器改装为从1到7的计数器，然后再通过一个减法器使从1到7的计数器变为从0到6的7进制计数器。而减法器可以使用集成加法器和四个异或门来实现。

三. 主要元器件介绍

在本课程设计中，主要用到了74LS192计数器、74

1分钟倒计时计数器（附后10s警报）

1、实验预期

设计一个一分钟倒计时计数器，在一分钟的最后十秒钟另可显示10s倒计时，并且指示灯点亮作为警告提示。

2、实验目的

（1）设计可用于日常生活和学习中演讲，答题等情况下的一分钟倒

计时计数器，并且附有警报提示功能； （2）熟悉74LS161，74LS192，数码管的工作原理； （3）掌握逻辑电路的设计和multisim软件的仿真； （4）体会数字电路的优点及其在生活中的应用；

3、总体设计方案

电路由两部分构成：

（1） 一片74LS161和一片74LS192构成的60进制加法计数器：

U4U5DCD_HEXVCC5VU103456ABCDQAQBQCQDRCO1413121115DCD_HEX102190151109111454ABCDU2QAQBQCQD~BO~CO3267131256117187ENPVCC10ENT912~LOAD~CLRCLK~LOADCLRUPDOWN1274LS161NU3B74LS00N3U3A74LS00N74LS192NVCC5VVCC8XFG10

加入1HZ的时钟信号后，这一部分电路可以实现00-59的加法计数。每隔一秒钟记一次数，用于记录时间，并将实时计数情

1分钟倒计时计数器（附后10s警报）

1、实验预期

设计一个一分钟倒计时计数器，在一分钟的最后十秒钟另可显示10s倒计时，并且指示灯点亮作为警告提示。

2、实验目的

（1）设计可用于日常生活和学习中演讲，答题等情况下的一分钟倒

计时计数器，并且附有警报提示功能； （2）熟悉74LS161，74LS192，数码管的工作原理； （3）掌握逻辑电路的设计和multisim软件的仿真； （4）体会数字电路的优点及其在生活中的应用；

3、总体设计方案

电路由两部分构成：

（1） 一片74LS161和一片74LS192构成的60进制加法计数器：

U4U5DCD_HEXVCC5VU103456ABCDQAQBQCQDRCO1413121115DCD_HEX102190151109111454ABCDU2QAQBQCQD~BO~CO3267131256117187ENPVCC10ENT912~LOAD~CLRCLK~LOADCLRUPDOWN1274LS161NU3B74LS00N3U3A74LS00N74LS192NVCC5VVCC8XFG10

加入1HZ的时钟信号后，这一部分电路可以实现00-59的加法计数。每隔一秒钟记一次数，用于记录时间，并将实时计数情

学生实验报告

实验名称：用74LS161设计同步12进制计数器 学生姓名： 班级： 学号： 指导老师： 同组人： 成绩： 一、实验目的及要求: 1.实验目的： (1)熟悉利用QuartusⅡ的原理图输入方法设计组合电路。 (2)学会对实验板上的FPGA/CPLD进行编程下载。 (3)硬件验证自己的设计项目。 2.实验要求： (1)要求所设计的电路有三个输入端： ? en:使能端，高电平有效； ? clear:端，清零端，低电平有效（清零）； clk:脉冲输入端。 (2)五个输出端： ? q3--q0:计数状态端； ? cout:进位输出端，当计到十进制数12时，cout =1。 (3)要求对所设计的电路仿真。 (4)下载到实验板上。 二、实验原理： 计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。 按照计数器

婚礼的6个月前

婚礼的6个月前，要做以下8件事： （1）决定婚期。

（2）决定婚礼形式和预算。

（3）草拟客人名单，最好想的全一点，再进行筛选。 （4）择定结婚照地点和摄影师。

（5）选择礼服或者采购面料，不妨听听设计师的意见。 （6）安排蜜月行程，如果需要办护照，现在应该申请了。

（7）婚前检查，并且不妨为自己选择一个健身计划，为了婚礼时的良好感觉而坚持不懈的努力锻炼。

（8）着手装修，布置新房，这是你最该花心思的地方

结婚3个月前，要做5件事：

（1）选购结婚戒指和首饰

（2）试穿结婚礼服，如果不合适还可以再改。 （3）选择头纱、鞋、包等配饰以及婚车。

（4）做一次全身美容护理，并咨询一下在三个月内该做什么日常保养。 （5）办理蜜月行程机票或者车船票

结婚两个月前，要做4件事：

（1）选定化装师，发型师，试一下装。

（2）拍摄结婚照。

（3）确定伴郎和伴娘，注意他们应该是未婚男女。 （4）精心为自己选购几套内衣。

1个月前，要做4件事： （1）向主婚人发出邀请。

（2）确定婚礼的细节，想想是否有什么疏漏。

（3）确定现场摄影、摄像人员，和他们充分沟通，他们将要制造的是你一生的回忆。 （4）

陕西理工学院电子技术综合课程设计

电子技术综合课程

设 计

课 程： 电子技术综合课程设计 题 目： 数显 声响倒计时器 所属院(系) 物电学院 专业班级 电子101班 姓 名 左家加 学 号 1013014025 指导老师 朱亚利 完成地点 501实验室 2012年 10月 08 日

1

陕西理工学院电子技术综合课程设计

目录

任务书 ........................................................................................................................... 3 前 言 ........................................................................................................................ 4 1、方案 ..........................

EDA课程设计报告

——抢答器

学院 电气学院 专业 建筑电气与智能化 班级 092 班 姓名 何 涛 学号 109035039

浙江科技学院 2012年12月15日

目录

1.设计内容与目的. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1

1.1课题要求. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1 1.2设计思路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1

2.程序设计与思路. . .

数电实验 设计报告

实验名称：倒计时定时器 实验目的：

1.掌握组合逻辑与时序逻辑电路的设计方法及调试方法 2.熟练掌握常用MSI逻辑芯片的功能及使用方法 3.初步掌握Verilog HDL数字系统设计方法

4.熟悉PLD实验箱的结构和使用及Quartus II软件的基本操作 5.掌握采用Quartus II软件和实验箱设计实现逻辑电路的基本过程

设计要求：

一、 倒计时定时器:

用适当的中小规模集成电路设计一个定时器，实现60s以内的定时功能，可以设置60s以内任何时间作为倒计时的起点，将设计下载到实验箱并进行硬件功能测试。 要求：

用开关或按键进行定时设置

倒计时计数状态用两位数码管显示 计时结束时用彩灯或声响作为提

电路设计过程： 加法计数功能,UP为加法脉冲输入端 1.关于74192芯片 减法计数功能,Down为减法脉冲输入端 可实现减法计数:74HC192 减法计数到0000时,借位Bo=0 两位:两片74HC192 加法计数到1111时进位Co=0

U1151109111454ABCD~LOADCLRUPDOWNQAQBQCQD~BO~CO32671312UP Down CLR ×× L L ×

Harbin Institute of Technology

设计说明书（论文）

课程名称：数字电子技术基础 设计题目：同步加法计数器设计 院 系：航天学院自动化 班 级：0804101 设 计 者：龚翔宇 学 号：1080410124 设计时间：2010.11

【问题重述】

试用同步加法计数器74LS161（或74LS160）和二4输入与非门74LS20构成百以内任意进制计数器，并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。

【设计思路】

同步加法计数器74LS161为16进制计数器，要设计一个60进制的计数器，用555定时器设计多谐振荡电路，为同步加法计数器74LS161提供时钟输入信号并且用LED数码管显示结果。

要用16进制的161计时器设计60进制的，必须将其改装为10进制的。将2个161联级，低位向高位进位6次，然后置零——即基本设计思路。

【基本元件】

1. 74LS161（两片）

2. 二4输入与非门74LS20（一片） 3. 55