计算机组成原理实验总结

计算机组成原理总结

第一章

计算机结构是对程序员可见的系统属性，这些特性对程序的运行逻辑有直接的影响。

计算机组织指计算机系统的各操作部件以及按照“计算机结构”的特性要求各部件的连接方式 冯.诺依曼计算机特征：1、计算机内信息（数据和控制信息）用二进制表示。2、计算机硬件由五大部分组成。3、计算机的工作原理：存储程序的工作原理.4. 指令由操作码和地址码组成.5.指令在存储器中按执行顺序存放,由PC指明要执行的指令所在的单元地址,一般按顺序递增,但可按运算结果或外界条件而改变.6.机器以运算器为中心. 总线按功能划分可分为CPU内部总线、局部总线、系统总线、外总线，按时序可分为同步总线和异步总线，按数据传送方式划分可分为并行总线和串行总线，按传送方向可分为单向总线和双向总线，按信息类型分为数据总线、地址总线、控制总线。 以CPU为中心的双总线结构：优点：总线上的负载不重，速度较高，缺点：增加了CPU的开销，降低了CPU的性能。

单总线结构：各部件通过一组总线相连，优点：简化操作，便于系统的扩展，CPU的效率提高了。缺点：对总线的速率要求高了，负担重，而且控制管理也更复杂了。

机器语言：有二进制代码表示的指令（操作码、地址码）组成

组成计算机

计算机组成原理解答题总结

1、将十进制真值(－127,－1,0,＋1,＋127)列表表示成二进制数及原码、反码、补码、移码值。

2、设x＝2010×0.11011011, y=-2100×0.10101100,

求x+y 。

1、0操作数检查（非0）

2、对阶：阶码对齐后才能加减。规则是阶码小的向阶码大的数对齐； 若△E＝0,表示两数阶码相等,即Eｘ＝Eｙ； 若△E>0,表示Eｘ>Eｙ； 若△E<0,表示Eｘ>Eｙ。

当Eｘ≠Eｙ时,要通过尾数的移动以改变Eｘ或Eｙ,使之相等。 [x]浮=00010, 0.11011011; [y]浮=00100, 1.01010100 阶差=[Ex]补-[Ey]补=00010-00100=11110 即阶差为-2，Mx右移两位，Ex加2。 [x]浮=00100, 0.00110110(11) 3、尾数相加

0. 0 0 1 1 0 1 1 0 (11) ＋ 1. 0 1 0 1 0 1 0 0

———————————————— 1. 1 0 0 0 1 0 1 0 (11)

4、结果规格化

? 规则：尾数右移1位，阶码加1；尾数左移1位，阶码减1。 ? 左规处理，结果为1.00010101(10)，阶码

乘法器

实验目的

1、掌握乘法器以及booth乘法器的原理

实验步骤

1、 如果未安装ByteBlaster，参照实验一的配置文件的安装。 2、 连接JTAG和USB通信线，打开电源。

3、打开Quartus->tools->programmer，将booth_multiplier.sof下载到FPGA中。注意进行programmer时，应在program/configure下的方框中打勾，然后下载。

4、在实验台上通过模式开关选择FPGA独立调试模式010。

5、将短路子DZ3短接且短路子DZ4断开，使FPGA-CPU所需要的时钟使用正单脉冲时钟。

2.4、实验现象

本实验实现4位数的Booth乘法（有符号数乘法）。 输入输出规则对应如下：

1、输入的4位被乘数（multiplicand）md3～md0对应开关SD11～SD8。 2、输入的4位乘数（multiplier）mr3～mr0对应开关SD3～SD0。 3、按单脉冲按钮，输入脉冲，也即节拍。

4、乘积product（8位）p7~p0对应灯A8～A1，辅助位A0。 5、当计算结束时，final信号为1，对应灯R7。

如表2.5的booth算法举例

目 录

第1篇 概 述 ............................................................................................................................... ２ 第2篇 实验项目 ............................................................................................................................. 4

实验1 运算器算术逻辑运算 ................................................................................................ 4 实验2 运算器进位控制实验 ................................................................................................ 7 实验3 运算器移位控制实验 .......

计算机组成原理实验报告

——实验二 算术逻辑单元的设计与实现

专 业： 计算机科学与技术（师范） 姓 名： 学 号： 指导老师： 完成日期：

韩玉佳

113100001 6 王晶 4.13

一、 实验目的

1. 掌握算术逻辑单元的结构与实现

2. 进一步熟悉Logisim、ISE软件和VHDL硬件描述语言 3. 理解NEXYS3开发板上数码管显示原理

二、 实验内容

分别用logisim、VHDL硬件描述语言实现一个32位的ALU，并进行仿真测试。

三、 实验过程

1、 设计分析 2、 添加元件 3、 连线

4、 功能测试 5、 练习

四、 实验结果

序运算 号 1 2 3 4 5 6 A+B A+B A-B A-B B A and B 输入信号 A B 输出信号 Cin_add Cin_sub aluc zero over Alu_out 不用 AAAA5555 5555AAAA 0 000 0 0 ffffffff 不用 AAAA5555 5555AAAA 1 000 1 0 00000000 AAAA5555 5555AAAA 不

目 录

第1篇 概 述 ............................................................................................................................... ２ 第2篇 实验项目 ............................................................................................................................. 4

实验1 运算器算术逻辑运算 ................................................................................................ 4 实验2 运算器进位控制实验 ................................................................................................ 7 实验3 运算器移位控制实验 .......

计算机组成原理实验报告

——实验 存储器的设计与实现

专 业： 计算机科学与技术（师范） 姓 名：

韩玉佳

学 号： 1131000016 指导老师： 完成日期：

王晶 2015.5.11

一、 实验目的

1、 了解IP核的使用方法 2、 理解存储器的功能及原理 3、 掌握存储器扩展的实现方式

二、 实验内容

1、 利用IP核分别实现256*32位的指令存储器、数据存储器 2、Logisim环境下实现存储器扩展

三、 实验过程

（1）

存储器扩展（位扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为8*32位RAM存储空间

①放置元件 ②连线

Step2 测试：设置WE为1，OE为0，Address为“010”，Input为“00001000 00000100 00000010 00000001”。通过点击CLK来查看结果。

（2）

存储器扩展（字扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为32*8位RAM存储空间

Step2 测试：设置WE为1，OE为0，Address为“01011”，Input为“00001111”。通过点击

计算机组成原理实验报告

——实验 存储器的设计与实现

专 业： 计算机科学与技术（师范） 姓 名：

韩玉佳

学 号： 1131000016 指导老师： 完成日期：

王晶 2015.5.11

一、 实验目的

1、 了解IP核的使用方法 2、 理解存储器的功能及原理 3、 掌握存储器扩展的实现方式

二、 实验内容

1、 利用IP核分别实现256*32位的指令存储器、数据存储器 2、Logisim环境下实现存储器扩展

三、 实验过程

（1）

存储器扩展（位扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为8*32位RAM存储空间

①放置元件 ②连线

Step2 测试：设置WE为1，OE为0，Address为“010”，Input为“00001000 00000100 00000010 00000001”。通过点击CLK来查看结果。

（2）

存储器扩展（字扩展）

Step1设计：现有8*8位的RAM存储器模块，请扩展为32*8位RAM存储空间

Step2 测试：设置WE为1，OE为0，Address为“01011”，Input为“00001111”。通过点击

计算机组成原理实验指导书

河南师范大学

计算机与信息技术学院

TEC—4计算机组成原理实验系统

TEC—4计算机组成原理实验系统由北京邮电大学计算机学院、清华同方教学仪器设备公司、深圳拓普威电子技术有限公司联合研制。它是一个8位计算机模型实验系统，可用于大专、本科、硕士研究生计算机组成原理课程、计算机系统结构课程的教学实验，对提高学生的动手能力、提高学生对计算机整体和各组成部分的理解、提高学生的计算机系统综合设计能力都会有很大帮助。

一、TEC—4计算机组成原理实验系统特点

1．计算机模型简单、实用，运算器数据通路、控制器、控制台各部分划分清晰。

2．计算机模型采用了数据总线和指令总线双总线体制，能够实现流水控制。 3．控制器有微程序控制器或者硬布线控制器两种类型，每种类型又有流水和非流水两种方案。

4．寄存器堆由1片ispLSI1016组成，运算器由1片ispLSI1024组成，设计新颖。

5．实验台上包括了1片系统编程芯片ispLSI1032，学生可用它实现硬布线控制器。

6．该系统能做运算器组成、双端口存储器、数据通路、微程序控制器、中断、CPU组成与机器指令执行、流水微程序控制器、硬布线控制器、流水硬布线控制器等多种实验

计算机 学院 网络工程 专业班 学号

姓名 协作者 （无） 教师评定 实验题目 存储器部件教学实验

一、实验目的：

1、熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。

2、理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案。 3、了解静态存储器系统使用的各种控制信号之间正常的时序关系。

4、了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作。 5、加深理解存储器部件在计算机整机系统中的作用。

二、实验设备与器材：

TEC-XP+教学实验系统

三、实验说明：

内存储器是计算机中存放正在运行中的程序和相关数据的部件。在教学计算机存储器部件设计中，由于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区（ROM，存放监控程序等）和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片实现