爱情数字密码大全2022(四位数)

电子科技大学

数字电路课程设计报告

题目：保险箱用四位数字代码锁

院系： 专业： 学号： 学生姓名： 指导教师：

保险箱用四位数字代码锁

一.设计要求：

设计一个保险箱用的4位数字代码锁，该锁有规定的地址代码A、B、C、D4个输入端和一个开箱钥匙孔信号E的输入端，锁的代码由实验者自编。当用钥匙开箱时，如果输入的4个代码正确，保险箱被打开；否则，电路将发出警报（可用发光二极管亮表示）。

具体要求：1）写出改组合逻辑电路的分析和设计方法；

2）参考有关资料画出原理图，找出要使用的芯片；

3）画出真值表以验证是否真确； 4）使用Verilog HDL语言进行仿真。

二.设计方案：

1.该组合逻辑电路的分析和设计方法：

本设计方案中我采用多路复用器，2-4译码器，LED灯和或门等器件来完成设计。用2个74x151多路复用器扩展为16-2多路复用器，题目中的地址代码A、B、C、D4个输入端作为扩展的多路复用器的地址端，D0-D8作为数据端。开箱钥匙孔信号E作为2-4decoder的使能端。设计开锁的正确代码为0101，当用钥匙开锁（即2-4decoder的使能端有效）时，如果正确输入开锁密码：0101，则输出Y为逻辑高电平，Y’为逻辑低电平，锁被打开，而L

电子科技大学

数字电路课程设计报告

题目：保险箱用四位数字代码锁

院系： 专业： 学号： 学生姓名： 指导教师：

保险箱用四位数字代码锁

一.设计要求：

设计一个保险箱用的4位数字代码锁，该锁有规定的地址代码A、B、C、D4个输入端和一个开箱钥匙孔信号E的输入端，锁的代码由实验者自编。当用钥匙开箱时，如果输入的4个代码正确，保险箱被打开；否则，电路将发出警报（可用发光二极管亮表示）。

具体要求：1）写出改组合逻辑电路的分析和设计方法；

2）参考有关资料画出原理图，找出要使用的芯片；

3）画出真值表以验证是否真确； 4）使用Verilog HDL语言进行仿真。

二.设计方案：

1.该组合逻辑电路的分析和设计方法：

本设计方案中我采用多路复用器，2-4译码器，LED灯和或门等器件来完成设计。用2个74x151多路复用器扩展为16-2多路复用器，题目中的地址代码A、B、C、D4个输入端作为扩展的多路复用器的地址端，D0-D8作为数据端。开箱钥匙孔信号E作为2-4decoder的使能端。设计开锁的正确代码为0101，当用钥匙开锁（即2-4decoder的使能端有效）时，如果正确输入开锁密码：0101，则输出Y为逻辑高电平，Y’为逻辑低电平，锁被打开，而L

. . . . .

四位数除以两位数竖式练习题

8417÷23= 8139÷48= 5894÷16=

1508÷85= 9857÷11= 6909÷95=

2080÷44= 5435÷91= 2524÷84=

6874÷30= 1420÷92= 5416÷70=

1592÷11= 9602÷28= 9036÷50=

2529÷35= 7750÷86= 3303÷41=

8812÷87= 4741÷63= 2705÷94=

3326÷11= 3899÷64= 4410÷67=

7677÷74= 2663÷15= 3214÷27=

9784÷25= 6904÷91= 3445÷33=

7939÷78= 4502÷23= 6137÷20=

3444÷87= 7021÷51= 6095÷30=

1145÷32= 9572÷14= 8674÷17=

7482÷34= 9212÷14= 6382÷54=

8877÷50= 8476÷84= 1636÷62=

5569÷81= 4875÷97= 2276÷70=

7233÷75= 5468÷99= 8678÷25=

6977÷34= 8834÷76= 4552÷18=

6561÷19= 7059÷37= 1783÷66=

5938÷62= 8566

STC 51单片机的经典程序。

四位数码管可调时钟(1)

/**** 本程序中,晶振为12MHz, ****/

/**** 时间控制采用定时中断控制方式。 ****/

/**** 模式和时间调整采用查询方式。 ****/

#include<reg52.h>

sbit P20=P2^0; //分个位控制端

sbit P21=P2^1; //分十位控制端

sbit P22=P2^2;

sbit P23=P2^3;

sbit key0=P3^0;

sbit key1=P3^1;

sbit key2=P3^2; //时个位控制端 //时十位控制端 sbit led=P2^7; //second display led //模式设置 //加 //减

unsigned char hour,min,sec,T50ms;

unsigned char modstate; //模式状态

unsigned char code table[]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,0xff};//段码

void init(); //初始化子程序声明

void delay500us(unsig

综 合 课 程 设 计

三相步进电机控制器电路的设计

班 级 学 号 学 生 姓 名 指 导 教 师

课 程 设 计 任 务 书

一、设计说明

步进电机是工业过程控制及仪表控制中的主控元件之一，作为执行元件其特点为能够快速起启停、精度高且能直接接收数字量，由于这些特点使其在定位场合得到了广泛的应用。

设计一个三相步进电机控制器，使其能够控制步进电机的工作状态，如步进电机正、反转，步进电机的工作方式等。

用键盘设定步进电机的工作频率，工作方式，并用数码管显示设定值，可以通过按键来更换显示内容。用示波器观测三相的输出波形，并用数码管显示电路的工作状态。 二、技术指标

步进电机的工作频率为：<10kHz 三、设计要求

1．进行方案论证，提出一个合理的设计方案并进行理论设计； 2．对所设计的方案部分进行调试； 3．在选择器件时，应考虑成本。 4．设计测量调试电路。 四、实验要求

1．根据技术指标制定实验方案；验证所设计的电路。 2．进行实验数据处理和分析。 五、推荐参考资料

1.谢自美. 电子线路设计·实验·测试. [M]武汉：华中理工大学出版社，2000年

2.阎石. 数字电子技术基础. [M]北

希望对您有帮助，谢谢

爱情数字密码大全2018

导读：本文是关于爱情数字密码大全

2018，如果觉得很不错，

欢迎点评和分享！

1、1920：永久爱你 2、147796：一世亲亲就留 3、2030999：爱你想你久久久 4、54920：我始终爱你 5、32062：想念你的爱 6、1392010：一生就爱你一人 7、51820：我已不爱你 8、51020：我依然爱你 9、940194：告诉你一件事 10、360：想念你 11、230：爱死你 12、51095：我要你嫁我 13、2010000：爱你一万年 14、930：好想你

15、207374：爱你七生七世 16、3344：生生世世 17、3456：相思无用 18、21111：爱你一亿年

希望对您有帮助，谢谢

19、2627：爱来爱去 20、04535：你是否想我 21、257534：爱我亲我三次 22、53406：我想死你啦 23、59420：我就是愛你 24、517680：我一定要追你 25、04551：你是我唯一 26、721：亲爱你 2

电子技术综合课程设计

报告

设计题目： 用与非门设计一个4位代

码的数字锁

专业班级： ---------

学生姓名： ---

学生学号： -

-- -

指导教师： -

设计时间： 2016-6-20 ∽ 7-1

1、 课程设计任务、要求:

设计一个保险箱用4位代码数字锁，如果输入代码与设定的代码（1101）相同，则保险箱被打开，绿色指示灯亮，错误则红色指示灯亮并发出声音报警。 2、 课程设计目的、意义：

1. 通过课程设计巩固、深化和扩展理论知识与初步的专业技能，提高综合 运用知识

的能力，逐步增强实际工程训练。

2. 运用所学数字电路技术的知识设计一个4位数字的代码锁，并能够通过计算，得到

该电路需要的元器件型号和参数值大小；

3. 学习并使用仿真软件 protues 经行模拟仿真，熟悉元件库和各种仪器的使用，作

图并进行调试，能够最终模拟出最符合要求的设计图。

4. 让我们能够通

[键入文字]武汉理工大学《电子电工技术综合》课程设计说明书

目录

摘要……………………………………………………………2 1. 设计要求……………………………………………………3

1.1初始条件…………………………………………………………3 1.2具体要求…………………………………………………………3

2. 结构设计……………………………………………………3

2.1电路组成…………………………………………………………3 2.2电路实现方法……………………………………………………3

3. 方案选择……………………………………………………4

3.1方案一…………………………………………………………4 3.2方案二…………………………………………………………7 3.3方案比较………………………………………………………9

4. 硬件设计……………………………………………………9

4.1系统框图…………………………………………………………9 4.2总体电路及其说明………………………………………………10 4.2.1抢答电路……………………………………………………10 4.2.2定时电路……………………………………………………12 4.2.3总电路……

<熟悉QuartusII和Verilog HDL数字逻辑电路设计基础环境>

实验报告

学生姓名：班级学号：指导老师：

38033 9

<实验报告内容>

一、实验名称：

1.进一步学习quartusII的基本功能和使用方法，完成四位减法器原理图输入和文本输入、编译校验及功能仿真

2.进一步学习quartusII的基本功能和使用方法，完成

y?f(a,b,c)?!((a&b)|c)所对应逻辑电路设计及功能仿真。

二、实验学时：4学时

三、实验目的：熟悉Quartus II基本功能和使用方法，掌握原理图输入、文本输入的步骤。

四、实验内容：

完成四位减法器原理图输入和文本输入、编译校验及功能仿真 ；完成

y?f(a,b,c)?!((a&b)|c)所对应逻辑电路设计及功能仿真。

五、实验原理：数字逻辑电路中各种门电路的功能和使用方法及quartusII的运用。

六、实验步骤：

1）原理图输入方法：通过本部分重点学习元器件的放置、连线、电源、地的表示，标号的使用，输入、输出的设置，以及各种元件库的使用等。

①创建文件② 创建元器件③ 设置输入输出④

实验四 四位全加器

一、实验目的

l. 用组合电路设计4位全加器。

2.了解Verilog HDL语言的行为描述的优点。 二、实验原理

4位全加器工作原理 1）全加器

除本位两个数相加外，还要加上从低位来的进位数，称为全加器。被加数Ai、加数Bi从低位向本位进位Ci-1作为电路的输入，全加和Si与向高位的进位Ci作为电路的输出。能实现全加运算功能的电路称为全加电路。全加器的逻辑功能真值表如表中所列。

2）1位全加器

一位全加器(FA)的逻辑表达式为：S=A⊕B⊕Cin；Co=AB+BCin+ACin 其中A,B为要相加的数，Cin为进位输入；S为和，Co是进位输出；

这两幅图略微有差别，但最后的结果是一样的。 3）4位全加器

4位全加器可看作4个1位全加器串行构成, 具体连接方法如下图所示：

采用Verilog HDL语言设计该4位全加器，通过主模块调用子模块（1位全加器）的方法来实现。

三、实验步骤

新建文件 定义模块，顶层模块与工程名字一致，不可有并列的顶层模块 每个模块中设置端口及内部变量，注意调用接口 子模块写好1位全加器 主模块中设定时钟上升沿控制