编程完成3字节10进制加法

多字节、多进制加减运算

学生： 何绍金 学号： 201203870408

专业班级：自动化1202

指导老师： 杨东勇

2014年12月

一、实验目的

1． 学习多字节压缩 BCD 码加减法运算的程序设计； 2． 学习单字节有符号数加减运算的程序设计。

二、实验设备

统一电子开发平台

三、实验要求

1．编写通用 4 字节压缩 BCD 码的加、减法运算程序； 2．编写通用单字节有符号二进制数加、减法运算程序；

四、实验原理（单字节带符号数加法运算）

对于简单的8 位加减可以直接调用指令就可以了。例如加法可以使用指令ADD 以及带进位加ADDC，但单字节加减法只能在256 之内进行运算；在实际应用中经常需要进行多字节运算，从而处理更大的数据。该实验介绍单片机BCD 码多字节加、减运算通用程序的设计。

五、实验过程

1．多字节无符号压缩BCD 码加法运算假设多字节无符号被加数的最低字节的地址为R0，加数的最低字节地址为R1，字节数共为len；计算结果的地址于被加数相同。

（1）入口参数：

R0：被加数地址指针； R1：加数地址指针； len：字节数。

目 录

第1章 前言.................................................................................................................. 1

1.1 摘要 ...................................................................................................................... 1 1.2 设计目的 ............................................................................................................... 1 1.3 设计内容及要求 .................................................................................................... 1

第2章 设计方案.............

;-----------------------------------------------------------------------

;已知16位二进制整数n以b15~b0表示，取值范围为0~65535。 ;那么可以写成：

; n = [b15 ~ b0]

;把16位数分解成高8位、低8位来写，也是常见的形式： ; n = [b15~b8] * 256 + [b7~b0]

;那么，写成下列形式，也就可以理解了：

; n = [b15~b12] * 4096 + [b11~b0]

;式中高4位[b15~b12]取值范围为0~15，代表了4096的个数； ;上式可以变形为：

; n = [b15~b12] * 4000 + {[b15~b12] * (100 - 4) + [b11~b0]} ;用x代表[b15~b12]，有：

; n = x * 4000 + {x * (100 - 4) + [b11~b0]} ;即：

; n = 4*x (千位) + x (百位) + [b11~b0] - 4*x

;写到这里，就可以看出一点BCD码变换的意思来了。

;

;上式中后面的位：[b11~b0] - 4*x，如果小于256，那就太

汇编源代码

;2006年新年公开我写的471字节俄罗斯方块汇编程序源代码及详细注释!
;471 bytes GAME! By Dwing
;Only for DOS/Win9x/WinME/DosBox(注意不能直接在Win2000以上系统运行)
.model tiny
.386
.code
$shape　equ 008h
$backg　equ 0dbh
$up　　 equ 72
$left　 equ 75
$right　equ 77
$down　 equ 80
org 100h
start:　int 10h　　　　　　　　 ;设置显示模式0(40*25*16色字符模式)
push 0b800h　　　　　　 ;字符缓冲区段=b800h
pop ds　　　　　　　　　;ds=b800h
push ds
pop es　　　　　　　　　;es=b800h
xchg ax,di　　　　　　　;di=0000h
mov ax,0700h+$backg　　 ;开始画边框,ax=字符(0dbh)及属性(灰色)
mov cx,ax　　　　　　　 ;cx=数量
rep stosw　　　　　　　 ;覆盖全屏
mov ax,0e30h　　　　　　;开始画数码框,ax

信 息 工 程 分 院

设计报告

课题名称：集成计数器及其应用 班级：14电子信息工程技术1班 学生姓名：邱荣荣 学 号： 18 指导教师：王连英

完成时间：2015年5月19日

七进制计数器电路设计

1.设计要求

a.分别采用反馈清零和反馈置数的方法

b.用同步十进制加法计数器74LS160(或同步4位二进制加法计数器74LS161)、三3输入与非门74LS10、4511、共阴七段数码LED显示器设计七进制计数器。

2.设计原理

a.使用4位同步二进制计时器74LS161设计反馈清零加法计数器

由74LS160是模16加法计数器、M=16，要设计制作的是七进制加法计数器、N=7，M>N，需一块74LS161,且74LS161具有异步清零(低电平有效)功能。

从初始状态开始，七进制加法计数器的有效循环状态:0000、0001、0010、0011、0100、0101、0110等七个。其最后一个，在下一个状态所对应的数码

)2。利用74LS161是:0111。所以，异步清零的反馈数SN?N?(7)10?(0110的异步清零(低电平有效)功能有,反馈数CR?Q2Q1Q0。据此有反馈清零法，由7

成 绩 评 定 表

学生姓名 专 业 评 语 组长签字： 班级学号 课程设计题目 数字电子课程设计 成绩 日期

20 年 月 日 课程设计任务书

学 院 学生姓名 信息科学与技术 专 业 班级学号 课程设计题目 三位二进制加法器，序列发生器，40进制异步加法器 实践教学要求与任务: 1) 采用实验箱设计、连接、调试三位二进制计数器。 2) 采用实验箱设计、连接、调试串行序列检测器。 3) 采用multisim 仿真软件建立复杂的计数器电路模型； 4) 对电路进行理论分析； 5) 在multisim环境下分析仿真结果，给出仿真时序图； 6) 撰写课程设计报告。 工作计划与进度安排: 第1天： 1. 布置课程设计题目及任务。 2. 查找文献、资料，确立设计方案。 第2-3天： 在实验室中设计、连接、调试三位二进制计数器及串行序列检测器电路。 第4天： 1. 安装multisim软件，熟悉multisim软件仿真环境。在multisim环境下建立电路模型，学会建立元件库。 2. 对设计电路进行理论分析、计算。 3. 在multisim环境下仿

十进制4位加法计数器设计,VHDL文本描述设计,例化元件设计,JK触发器实现,波形仿真

洛阳理工学院

十 进 制 4 位 加 法 计 数 器

系别：电气工程与自动化系 姓名：李奇杰学号：B10041016

十进制4位加法计数器设计,VHDL文本描述设计,例化元件设计,JK触发器实现,波形仿真

十进制4位加法计数器设计

设计要求：

设计一个十进制4位加法计数器设计

设计目的：

1. 掌握EDA设计流程 2. 熟练VHDL语法

3. 理解层次化设计的内在含义和实现

设计原理

通过数电知识了解到十进制异步加法器的逻辑电路图如下

Q3

则可以通过对JK触发器以及与门的例化连接实现十进制异步加法器的设计

设计内容

JK

JK触发器的VHDL文本描述实现： --JK触发器描述 libraryieee;

use ieee.std_logic_1164.all; entityjk_ff is

十进制4位加法计数器设计,VHDL文本描述设计,例化元件设计,JK触发器实现,波形仿真

port(

j,k,clk: in std_logic; q,qn:outstd_logic ); endjk_ff;

architecture one of jk_ff is signalq_s: std_lo

小学 一 年级数学教学设计

课题： 得数是10的加法和10减几 课时编号

备课人 复备人 备课时间 项目 教学第66、67页 内容 1、学生联系实际情景列出加减算式，学会得数是10的加法及10减几的减法，能教学 比较熟练看一幅图写出一组有联系的加法和减法算式； 目标 2、学生能说明算式表示的含义，发展初步的观察和简单的判断、推理能力，初步 积累看情景写算式的活动经验。 教学 和是10的加法与相应的减法计算 重点 教学 比较熟练看一幅图写出一组有联系的加法和减法算式 难点 教学 课件 用具 教 学 过 程 一、复习导入 1．口算：9以内的加减（开火车） 2．创设游戏情境，激发兴趣 谁愿意和老师玩个拍手游戏？师生合作演示：我拍1，我拍9（10可以分成9和1??） 【设计说明：9以内的加减、10的分合由于有学生动手实践，有序表达和记忆，达到理性认识，这是本节课口算的基础。】 二、新授 1．你们喜欢踢足球吗？ 2．教学例题

小学 一 年级数学教学设计

课题： 得数是10的加法和10减几 课时编号

备课人 复备人 备课时间 项目 教学第66、67页 内容 1、学生联系实际情景列出加减算式，学会得数是10的加法及10减几的减法，能教学 比较熟练看一幅图写出一组有联系的加法和减法算式； 目标 2、学生能说明算式表示的含义，发展初步的观察和简单的判断、推理能力，初步 积累看情景写算式的活动经验。 教学 和是10的加法与相应的减法计算 重点 教学 比较熟练看一幅图写出一组有联系的加法和减法算式 难点 教学 课件 用具 教 学 过 程 一、复习导入 1．口算：9以内的加减（开火车） 2．创设游戏情境，激发兴趣 谁愿意和老师玩个拍手游戏？师生合作演示：我拍1，我拍9（10可以分成9和1??） 【设计说明：9以内的加减、10的分合由于有学生动手实践，有序表达和记忆，达到理性认识，这是本节课口算的基础。】 二、新授 1．你们喜欢踢足球吗？ 2．教学例题

《电子线路设计、实验、测试》实验报告

实验名称： 4位二进制数加法器实验 院 系：电子信息与通信学院 专业班级：电信1401班 姓名：XXX 学号：xxxxxx 时间： 地点：南一楼 指导教师：

2016 年 4 月 13 日

4位二进制加法器实验

一.实验目的

1.熟悉ISE软件的使用

2.熟悉并初步掌握Verilog HDL描述电路的方法 3.掌握用仿真波形验证电路功能的方法

4.熟悉使用ISE软件创建文件并下载到basys2开发板上的过程

二.实验内容

用ISE软件对4位二进制全加器实验进行仿真，采用4位二进制数加法器的数据流描述方式，由于被加数A和加数B都是4位的，而低位的进位Cin为1位，所以运算的结果可能为5位，用{Cout，Sum}拼接起来表示。然后对其进行仿真，最后创建约束文件，生成bit文件下载到basys2开发板上，对开发板进行操作。

三.实验原理

除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图1为全加器的方框图。图2全加器原理图。被加数Ai、加数Bi从低位向本位进位Ci-1作为电路的输入，全加和Si与向高位的进位Ci作为电路的输出。能实现全加运算功能的电路称为全加电路。全加器的逻辑功能真值表如表1中所